半导体电路及其操作方法
【专利说明】
[0001] 本申请要求于2014年2月7日提交到美国专利商标局的第61/937, 343号 美国临时专利申请的权益，并要求于2014年3月17日提交到韩国知识产权局的第 10-2014-0031002号韩国专利申请的优先权和权益，该些申请的全部内容通过引用合并于 此。
技术领域
[0002] 本发明设及半导体电路及其操作方法。
【背景技术】
[0003] 作为半导体装置之一的触发器响应于时钟信号存储输入数据，并依此传输存储的 输入数据。
[0004] 传统的主从触发器由于面积小和功耗低的优点被广泛使用。然而，由于数据输出 的延迟，在将传统的主从触发器用于高速巧片时存在限制。因此，正在进行对适用于高速操 作和低功耗的触发器的研究。
【发明内容】
[0005] 本发明提供一种能够按高速进行操作并具有低功耗的半导体电路。
[0006] 本发明还提供一种操作能够按高速进行操作并具有低功耗的半导体电路的方法。
[0007] 本发明的该些和其他目的将在优选实施例的W下描述中被描述，或者将从W下描 述中会是清楚的。
[000引根据本发明的一方面，提供一种半导体电路，包括：第一电路，基于输入数据的电 压电平、锁存器输入节点的电压电平和时钟信号的电压电平来确定反馈节点的电压电平； 第二电路，基于时钟信号的电压电平对锁存器输入节点预充电；第=电路，基于反馈节点的 电压电平和时钟信号的电压电平下拉锁存器输入节点；锁存器，基于时钟信号的电压电平 和锁存器输入节点的电压电平来输出输出数据；控制电路，被包括在第一电路至第=电路 和锁存器中的至少一个中，并接收控制信号，其中，锁存器包括第一晶体管、第二晶体管和 第=晶体管，其中，第一晶体管针对锁存器输入节点的电压电平被口控并上拉输出节点，第 二晶体管针对锁存器输入节点的电压电平被口控并下拉输出节点，第=晶体管被串联连接 到第二晶体管，针对时钟信号的电压电平被口控并下拉输出节点。
[0009] 根据本发明的另一方面，提供一种根据被供应的时钟信号执行不同操作的半导体 电路，所述半导体电路包括：第一电路，包括第一晶体管、第二晶体管、第=晶体管和第四晶 体管，其中，第一晶体管针对输入数据的电压电平被口控并提供电源电压，第二晶体管针对 时钟信号的电压电平被口控并将第一晶体管的输出传输到反馈节点，第=晶体管针对所述 输入数据的电压电平被口控并提供地电压，第四晶体管针对锁存器输入节点的电压电平被 口控并将第=晶体管的输出传输到反馈节点；第二电路，包括第五晶体管，其中，第五晶体 管针对时钟信号的电压电平被口控并将电源电压传输到锁存器输入节点；第=电路，包括 第六晶体管和第走晶体管，其中，第六晶体管针对时钟信号的电压电平被口控并提供地电 压，第走晶体管针对反馈节点的电压电平被口控并将第六晶体管的输出传输到锁存器输入 节点；锁存器，基于时钟信号的电压电平和锁存器输入节点的电压电平来输出输出数据； 控制电路，被包括在第一电路至第=电路和锁存器中的至少一个中，并接收控制信号。
[0010] 根据本发明的另一方面，提供一种操作根据被供应的控制信号执行不同操作的半 导体电路的方法，所述方法包括：当控制信号的电压电平是第一电平时，基于时钟信号的电 压电平和输入数据的电压电平来确定反馈节点的电压电平；基于时钟信号的电压电平和反 馈节点的电压电平来确定锁存器输入节点的电压电平；根据与时钟信号同步的锁存器输入 节点的电压电平来输出输出数据；当控制信号的电压电平是不同于第一电平的第二电平 时，将被确定的电压电平输出为输出数据。
[0011] 根据本发明的另一方面，提供一种根据被供应的控制信号执行不同操作的半导体 电路，所述半导体电路包括：第一电路，基于输入数据的电压电平、锁存器输入节点的电压 电平和时钟信号的电压电平中的至少一个来确定反馈节点的电压电平；第二电路，基于时 钟信号的电压电平将锁存器输入节点预充电至第一电压；第=电路，基于反馈节点的电压 电平和时钟信号的电压电平将锁存器输入节点下拉至第二电压；控制电路，被包括在第一 电路至第=电路中的至少一个中，并接收控制信号，其中，第=电路包括第一晶体管至第= 晶体管，其中，第一晶体管针对时钟信号的电压电平被口控并将反馈节点保持在第二电压， 第二晶体管针对反馈节点的电压电平被口控并将锁存器输入节点下拉到第二电压，第=晶 体管针对时钟信号的电压电平被口控并连接第二晶体管和锁存器输入节点。
[0012] 根据本发明的另一方面，提供一种半导体电路，所述半导体电路包括：第一晶体 管，针对第一节点的电压电平被口控并将第二节点上拉到第一电压；第二晶体管，针对第= 节点的电压电平被口控并将第二节点下拉到第二电压；第S晶体管，被串联连接到第二晶 体管，针对时钟信号的电压电平被口控并下拉第二节点；第四晶体管，针对第一节点的电压 电平被口控并将第二节点保持在第二电压；第五晶体管，被串联连接到第四晶体管，针对第 二节点的反相电压电平被口控并将第二节点保持在第二电压；第六晶体管，针对第二节点 的反相电压电平被口控并将第二节点保持在第一电压；第走晶体管，被串联连接到第六晶 体管，针对时钟信号的电压电平被口控并将第二节点保持在第一电压。
【附图说明】
[0013] 通过参照附图详细描述本发明的优选实施例，本发明的W上和其它特征和优点将 变得更明显，其中：
[0014] 图1是根据本发明的第一实施例的半导体电路的电路示图；
[0015] 图2和图3示出图1中示出的半导体电路的操作；
[0016] 图4是根据本发明的第二实施例的半导体电路的电路示图；
[0017] 图5是根据本发明的第S实施例的半导体电路的电路示图；
[001引图6是根据本发明的第四实施例的半导体电路的电路示图；
[0019] 图7是根据本发明的第五实施例的半导体电路的电路示图；
[0020] 图8是根据本发明的第六实施例的半导体电路的电路示图；
[0021] 图9是根据本发明的第^;：实施例的半导体电路的电路示图；
[0022] 图10是根据本发明的第八实施例的半导体电路的电路示图；
[0023] 图11是根据本发明的第九实施例的半导体电路的电路示图；
[0024] 图12是根据本发明的第十实施例的半导体电路的电路示图；
[0025] 图13是根据本发明的第十一实施例的半导体电路的电路示图；
[0026] 图14是根据本发明的第十二实施例的半导体电路的电路示图；
[0027] 图15是根据本发明的第十S实施例的半导体电路的电路示图；
[002引图16是根据本发明的第十四实施例的半导体电路的电路示图；
[0029] 图17是根据本发明的第十五实施例的半导体电路的电路示图；
[0030] 图18是根据本发明的第十六实施例的半导体电路的电路示图；
[0031] 图19是根据本发明的第十走实施例的半导体电路的电路示图；
[0032] 图20是根据本发明的第十八实施例的半导体电路的电路示图；
[0033] 图21是根据本发明的第十九实施例的半导体电路的电路示图；
[0034] 图22是根据本发明的第二十实施例的半导体电路的电路示图；
[0035] 图23是根据本发明的第二十一实施例的半导体电路的电路示图；
[0036] 图24是根据本发明的第二十二实施例的半导体电路的电路示图；
[0037] 图25是根据本发明的第二十S实施例的半导体电路的电路示图；
[003引图26是根据本发明的第二十四实施例的半导体电路的电路示图；
[0039] 图27是根据本发明的第二十五实施例的半导体电路的电路示图；
[0040] 图28是根据本发明的第二十六实施例的半导体电路的电路示图；
[0041] 图29A是根据本发明的第二十走实施例的半导体电路的电路示图，图29B是根据 本发明的第二十八实施例的半导体电路的电路示图；
[0042] 图30A是根据本发明的第二十九实施例的半导体电路的电路示图，图30B是根据 本发明的第=十实施例的半导体电路的电路示图；
[0043] 图31是包括根据本发明的实施例的半导体电路的SoC系统的框图；
[0044] 图32是包括根据本发明的实施例的半导体电路的电子系