分D包括电阻R13、电阻14、电阻R15、电阻R16、可变电阻RP 1和集成电路U3，电阻R13与集成电路U3的节点9串联，集成电路U3的节点7与电阻R16并联，电阻R16与电阻R15串联，电阻R16还与电阻R14并联，集成电路U3的节点8与电阻R14串联，电阻15与可变电阻RP1串联，可变电阻RP1接地。
[0029]所述过流保护部分E包括集成电路U4、集成电路U5、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电容C3、电容C8、场效应管VT1和三极管NPN1，电阻R17接地，电阻R17还与电阻18串联，电阻R18与单片机相连，电阻R18还与电容C8和集成电路U5的节点2并联，集成电路U5的节点1与集成电路U4的节点5串联，集成电路U5的节点3和集成电路U4的节点4并联，集成电路U5的节点3还与电阻R19串联，电阻R19与三极管NPN1的基极串联，电阻R19还与电阻R20并联，三极管NPN1的发射极与电阻20并联接地，三极管NPN1的集电极与电阻R21并联，电阻R21与电容C3并联，电阻R21与场效应管VT1串联。
[0030]电流取样部分A的电阻R5与过流检测部分D的电阻R13和取样电流分析部分B的电阻R8并联，取样电流分析部分B的电阻R8和电流调整部分C的电阻R9并联，过流检测部分D的集成电路U3的节点7与过流保护部分E的集成电路U4的节点6串联。
[0031]接通电流后，电流取样部分A抽取供电电流，然后交给取样电流分析部分B的集成电路U1进行处理，集成电路U1为LM258，然后交给单片机；电流调整部分C在接收到取样电流和单片机的分析信号后，交给集成电路U2对比，集成电路U2为LM258然后通过场效应管VT2对电流进行调整；过流检测部分D通过可变电阻RP1进行限流预设电压的设定，当取样电流到达过流检测部分D时，集成电路U3对比预设的限流和取样电流，集成电路U3为LM258，如果取样电流超过限流，就通过集成电路U3输出低电压驱动集成电路U4反转输出高电压，集成电路U4为DC4011，输出的高电压通过集成电路U5锁存，集成电路U5为DC4011，同时集成电路U4输出的高电压通过R19使得三极管NPN1饱和导通，拉低场效应管VT1的驱动电压，使得场效应管VT1断开，器件不导通；当集成电路U5得到单片机的复位信号时，清除集成电路U5锁存的高电压，使得集成电路U4不输出高电压，三极管NPN1不再饱和导通，场效应管VT1的驱动电压正常，然后场效应管VT1闭合，器件重新导通。
[0032]本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
【主权项】
1.一种用于FPGA芯片的过载保护电路，其特征在于，包括: 电流取样部分A，当用于FPGA芯片的过载保护电路通电之后，对将加载给器件的电流进行取样；所述电流取样部分A输出取样电流，所述电流取样部分A将取样电流输出给取样电流分析部分B、电流调整部分C和过流监控部分； 取样电流分析部分B，当取样电流输送到取样电流分析部分B时，取样电流分析部分B将取样电流进行电压转换，然后发送给单片机进行模数转换，转换后的信号进行分析；所述取样电流分析部分B输出电压电流对比信号，所述取样电流分析部分B将电压电流对比信号输出给单片机； 电流调整部分C，当取样电流输送和单片机分析的结果都输送到电流调整部分C时，电流调整部分C对比取样电流和单片机分析的结果，然后通过场效应给器件加载电流； 过流检测部分D，当取样电流输送到过流检测部分D的时候，过流检测部分D对比限流预设电压和取样电流，当取样电流超过限流值时，所述过流检测部分D输出低电压给过流保护部分E ； 过流保护部分E，当过流检测部分D的低电压输送到过流保护部分E时，过流保护部分E会拉低电子开关的驱动电压，使得电子开关断开从而保护器件不会烧毁，直到单片机发送复位信号给过流保护部分E。2.根据权利要求1所述的用于FPGA芯片的过载保护电路发明，其特征在于:所述电流取样部分A包括电阻R1、电阻R2、电阻R3、电阻R4和电阻R5，电阻R1、电阻R2、电阻R3、电阻R4和电阻R5依次并联。3.根据权利要求1所述的用于FPGA芯片的过载保护电路发明，其特征在于:所述取样电流分析部分B包括电阻R6、电阻R7、电阻R8和集成电路U1，电阻R8与集成电路U1的节点12串联，集成电路U1的节点11与单片机连接，集成电路U1的节点11还与电阻R7并联，电阻R7与电阻R8串联，电阻R8接地，电阻R8和电阻R7还与集成电路U1的节点13并联。4.根据权利要求1所述的用于FPGA芯片的过载保护电路发明，其特征在于:所述电流调整部分C包括电阻R9、电阻R11、电阻R10、电阻R12、电容C4、电容C5、电容C6、场效应管VT2和集成电路U2，电阻R9分别与集成电路U2的节点16和电容C6串联，电容C6与电容C5串联，电容C5与电阻R11和场效应管VT2并联，电阻R11与集成电路U2的节点14串联，集成电路U2的节点15与电阻R12串联，电阻R12与单片机相连，电阻R12分别与电容C4和电阻R10并联，电容C4接地，电阻R10接地，电阻R11与电容C5并联，电阻R11与场效应管VT2串联。5.根据权利要求1所述的用于FPGA芯片的过载保护电路发明，其特征在于:所述过流检测部分D包括电阻R13、电阻14、电阻R15、电阻R16、可变电阻RP1和集成电路U3，电阻R13与集成电路U3的节点9串联，集成电路U3的节点7与电阻R16并联，电阻R16与电阻R15串联，电阻R16还与电阻R14并联，集成电路U3的节点8与电阻R14串联，电阻15与可变电阻RP1串联，可变电阻RP1接地。6.根据权利要求1所述的用于FPGA芯片的过载保护电路发明，其特征在于:所述过流保护部分E包括集成电路U4、集成电路U5、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电容C3、电容C8、场效应管VT1和三极管NPN1，电阻R17接地，电阻R17还与电阻18串联，电阻R18与单片机相连，电阻R18还与电容C8和集成电路U5的节点2并联，集成电路U5的节点1与集成电路U4的节点5串联，集成电路U5的节点3和集成电路U4的节点4并联，集成电路U5的节点3还与电阻R19串联，电阻R19与三极管NPN1的基极串联，电阻R19还与电阻R20并联，三极管NPN1的发射极与电阻20并联接地，三极管NPN1的集电极与电阻R21并联，电阻R21与电容C3并联，电阻R21与场效应管VT1串联。
【专利摘要】本发明公开了一种用于FPGA芯片的过载保护电路，包括电流取样部分A，取样电流分析部分B，电流调整部分C，过流检测部分D，过流保护部分E。本发明所提供的用于FPGA芯片的过载保护电路具有如下优点：有电流取样部分、取样电流分析部分和电流调整部分，可以实时的调节电流，有过流检测部分和过流保护部分，可以在突发性大电流时保护器件不被烧毁。
【IPC分类】H03K17/08
【公开号】CN105245211
【申请号】CN201510700455
【发明人】吴燕, 张云金, 张多, 尹莅文
【申请人】成都辰来科技有限公司
【公开日】2016年1月13日
【申请日】2015年10月26日