专利名称：使用分布式随机存取存储器的NxM交换机的制作方法
技术领域：
本发明涉及非分组信号的路由选择或交换系统，更具体而言，本发明涉及将来自N个信源中被选的一个的信号提供给M个信宿中被选的一个的系统。
背景技术：
在广播系统中，视频和音频数据在N个始发信源到M个信宿之间传输。由于数据同步的需要，这种系统无法轻易借助于分组网络技术。信源可以是对CD播放器、直播、数字视频文件等的记录。对广播设施的控制包括在多个这种信源和信宿之间的快速交换。目前有三类路由器用于这种系统空分复用、时分复用以及二者的结合。在空分复用中，如在传统的电话交换系统中那样，信源和信宿之间形成不同的物理信道。在时分复用中，所有信源和信宿都被连接到相同的物理信道上，每一个都使用一个或多个不同的时隙。在组合系统中，端点在多个物理信道上得到时隙化的数据。
当一个交换系统在其必须处理的信源和信宿的数量方面有所增长时，所有这三种不同的系统都会出现问题。在时分复用系统中，公共物理信道的带宽必须随着共享该信道的路由数而按照比例增长。同样，每个连接设备都必须被连接到物理信道上，其上存在干扰以及物理信道频率提高所造成的信号衰减问题。在空分复用系统中，交换的复杂性随端点数量的增加而几何增长。这是因为每个信源必须是选择性的可连接到每个信宿上，这样可能存在的通道数量将随着信源和信宿的数量而按指数规律增长。
长期需要有对数字数据进行同步处理的交换机，它必须保持时间被校准，其复杂性不会随交换机端点容量的提高而增长太快。
发明概述一种使用分布式随机存取存储器(RAM)的交换机，它对施加在一条很宽的快速总线(buss)上的时分复用输入进行接收。输入数据同时由多个RAM进行映射。在所有RAM完成每个输入(总起来说，“数据块”)的一比特映射的基础上，另一个数据块被存储在存储单元的连续范围中。由于每个数据决都被映射，相应的输出控制器为在相应输出物理信道上被时分复用的相应信号寻址对应于输出流的存储位置。各个RAM使得所有输入信号都可用于各个输出。输出控制器可以在相应的RAM中只选择构成相应输出流所需要的数据。
大型快速数据总线的高速度以及能够对其进行寻址的电子设备使得该技术有可能被实现。多条物理信道上的所有输入数据，其中每一个都可以被时分复用，这些数据被施加到一条单独的大型总线上。能够在这种高速总线上存储数据的RAM中被写入了来自总线的连续数据块。在某种意义上，多对多的物理交换机互连，交换机的空间复用方面的特性被一个单独的连接——即高速总线所取代——它类似车轮的轴心。因此，互联的复杂性不会按空分复用交换机的高速特性而变换比例。相反，物理交换机的复杂性将随着端点数量而线性变换比例。另外，与驱动接收和输出电子仪器的设备有关的频率要求可以在端点数量增长时被限制住。
参考附图，结合某个优选实施例对本发明进行描述，这样可以更为全面地理解本发明。参考附图，需要强调的是，所示出的细节作为实例，只用于对本发明的优选实施例进行说明性论述，它是为了说明什么被认为是最有用的以及提供关于本发明原理和概念方面易于理解的说明而被给出的。在这点上，没有尝试在本发明必需的基本理解之上对本发明的结构细节做更为详细的说明，结合附图所作的描述将使本领域技术人员清楚如何在实践中具体实施本发明的几种形式。
图1是根据本发明实施例的非分组路由器交换机的图示。
图2是对根据本发明特殊示范性实施例的可能流程和在时间间隔上存储比特的说明。
优选实施例详述参考图1，分离物理信道185上的信号到达交换机70的相应时分复用器180(通常是一个信号转换器)。复用器180对到达相应物理信道185的几个分离信号进行复用，并将其输出到相应的信道190上。信道190可以被连接到一条总线150上，并被同时读入几个随机存取存储器145(RAM)的每一个之中。RAM145与来自总线150的数据一起被同时映射到任意大小的数据块中，在一个实施例中，每个数据块包含来自每条物理信道185的一个比特。当一个数据块被写入时，另一个数据块正被读取。所述数据块可以对应于存储器的任意区域并被重复使用，由此在一个给定数据块上交替进行写和读操作。
每个RAM145都被一个相应的寻址控制器121-124读出，这些控制器受控制器110的控制。本领域普通技术人员将会了解，寻址控制器121-124可以是具有序列发生器(未示出)的寻址RAM(未示出)，其中控制器110将一系列地址放入寻址RAM中，响应于序列发生器，这些地址被顺序施加到相应的RAM145的地址线(没有明确示出)。
通过将所有来自总线150的数据放入RAM145，总线150上的部分信号可以被随机访问，以便如果要将数据直接从总线150施加到输出信道165，则在相应的输出信道165上产生一个没有所需定时的信号。寻址控制器121-124对信道165上按恰当次序的每一个相应RAM145中的恰当存储器位置进行寻址，以提供比特选择器140所需要的所有比特。比特选择器140最终在一个相应的输出信道160上产生一个信号，该信道可以是时分复用的，从而构成最终的M个输出信道。
现在也参考图2，图1所示的到达信道1-N的数据作为数据块被说明，每个数据块一比特。顶行的比特210对应于在第一信道1上发送的数据(在图1中示出)。第二行的比特212对应于到达第二条信道2的数据(在图2中示出)。第N行的比特214对应于到达第N条信道N的数据(在图2中示出)。注意，图1中的信道1-N用185总体示出。这些行210、212到214代表了分离物理信道185上任意数量的数据流。在实例性的实施例中，这N个数据流210、212、214各组都被相应的复用器180复用成N/5个时分复用流190。尽管每个复用器180组合5条信道，导致正好有N/5个复用流190，但本领域普通技术人员可以理解，这种组合是一个任意的实例，每个复用器180的信道1-N的数量能够从一个变到下一个，甚至为了本发明的目的，可以不必是多个信道。
时分复用数据流231、232以及233代表复用器180的N/5个输出信号。如所说明的，每个信道1-5的第一个比特暂时被交织，以产生复用数据流231；每个信道6-10的第一个比特被暂时交织，以产生复用数据流232，以此类推。N/5复用数据流231、232和233被施加到总线150。在实例中，总线150有J个比特宽，这些比特被从复用数据流231、232和233的前端按照每个总线周期J个比特的顺序而被施加到五个相应的总线(分别由数据流240、242、244表示)。然后总线150上的数据被读入K个RAM145中每一个的第一部分250、254中，以便于在每个这种第一部分250、254中创建一个相同的映射。当N个比特被写入第一部分250、254中时，所述第一部分250，254被填充。然后，地址控制器121-124从RAM145的第二部分252，256中读取，相应的比特选择器140根据映射到各个输入端上的输出而在输出信道160上产生输出流。比特流270和272代表输出信道160上的复用流。在N个比特的数据块被写入RAM145的第一部分250、254之后，它们与第二部分252、256交换角色，并在第二部分250和256被写入的同时被读取。当数据被连通时，两个部分以及250、256和250、254连续不断的在读和写之间交替。
尽管上述实施例中，在第一部分和第二部分252、256和250、254交换角色之前已将每个输入信道上的一个单独比特读入了RAM145，但是显而易见，这可以按要求在任何理想的时间表中来完成。也就是说，在RAM145中可以在每一信道1-N中缓冲多于一个比特输入。同样，在某些信道被一个比其他的更高的速率特征化时，在RAM145中缓冲的比特数并不需要与用于每个信道1-N的相同。
对本领域技术人员来说，很明显本发明并不局限于在前的说明性实施例的细节，并且本发明可以用其他特定形式来表达，而不脱离其实质或基本属性。因此本实施例在所有方面都被认为是说明性而不是限定性的，本发明的范围是由附加权利要求来表示的，而不是前面的描述，由此所有在权利要求等价意义和范围内的改变都被认为是包含在其中。
权利要求
1.一种信号路由器，包括一个信号转换器(70)，它被配置成在第一时间间隔中，将来自N个输入的第一组数据的J个相同映象写入J个随机存取存储器(145)中；M个相应的比特选择器(140)，每一个都被配置成读取所述J个相同映象中相应一个的相应部分；所述K个相应比特选择器中的每一个被还配置成在第二时间间隔中，构造K个输出数据流(160)中相应的一个。
2.如权利要求1的信号路由器，其中所述信号转换器还被配置成在所述第二时间间隔中，将来自所述N个输入的第二组数据的J个相同映象写入所述K个随机存取存储器中。
3.如权利要求1的信号路由器，其中所述信号转换器包括一条总线(150)，其上施加了所述第一组数据，并且寻址控制器被配置成将来自所述总线的数据写入所述随机存取存储器中，由此所述J个相同映象被写入。
4.一种信号路由器，包括一个控制器(110)，它被编程以便于将来自所述N个输入的数据的映象写入K个存储器(145)中；所述控制器还被编程，以便于读取来自所述K个存储器中每一个的所述数据的相应比特，从而产生K个相应输出数据流(160)，由此N个输入被映射到K个输出。
5.如权利要求4的路由器，还包括一条数据总线(150)，它被连接以接收所述N个输入，并将其分发到所述K个存储器中。
6.如权利要求5的路由器，其中所述K个输出中每一个的比特率都小于所述总线的比特率。
7.一种将数据从N个输入路由到M个输出的方法，包括步骤借助于时分和空分复用中的至少一种，将来自所述N个输入的数据施加给一条数据总线；从所述总线上将所述数据映射到M个随机存取存储器中；从所述随机存取存储器中读取相应的比特组，以形成最终解复用以形成所述M个输出的所述信号中相应的一些。
全文摘要
一种将N个输入路由到M个输出的信号路由器。通过在多条总线线路上进行扩展和时分复用，所有输入信号最终被施加到一条数据总线上。数据被从总线上读取，并以相同映象写入K个随机存取存储器中。存储器被寻址并根据用于K个输出信号中每一个的不同时间表来读取，其中K个输出信号最终被解复用成M个输出。当对每个RAM映象进行读取时，另一个RAM被写入，反之亦然。由于每个RAM映象含有相同数据，因此从每个RAM中产生信号以提供相应的K个输出信号中的每一个，这可以在一个速率上，较之现有技术，在输入、总线或是RAM写操作方面实际更为独立地来完成。
文档编号H04N7/081GK1404704SQ01805178
公开日2003年3月19日 申请日期2001年12月5日 优先权日2000年12月18日
发明者C·克里斯藤森 申请人:皇家菲利浦电子有限公司