专利名称：数据传送装置及数据传送方法
技术领域：
本发明有关数据传送装置及数据传送方法。尤其是有关与外部设备以总线和串行连接的计算机的串行数据传送。
背景技术：
人们早就知道DTE(Data Terminal Equipment数据终端设备)和DCE(DataCircuit Terminal Equipment数据线路终端设备)之间的通信以串行数据方式进行传送。所谓串行数据传送是指从发送侧向接收侧传送信息时，利用一根数据信号线一位一位地依次传送数据。人们所知作为利用串行数据传送方法传送数据的装置间接口之一为根据CCITT(Consultative Committee for InternationalTelephony and Telegraphy国际电报电话咨询委员会)X.21的接口。该接口中用五根信号线连接DTE和DCE。这五根信号线具体为数据发送线(T线)、数据接收线(R线)、控制线(C线)、指示线(I线)、及单元(element)·同步(timing)线(S线)。
日本的特开昭60-12837号公报中揭示了一种将连接DTE和DCE的五根信号线中的T线和C线合在一起为T’线，再将R线和I线、S线合在一起为R’线，利用这样的两根信号线传送数据的方法。如用该数据传送方法，分别在DTE和DCE上设置多路复用手段和多路解调手段，据此，还在DTE和DCE上设置从多路复用及多路解调的信号中抽出同步信号的手段。通过这样，能用比以前少的信号线传送数据。
但是，如用上述数据传送方法为了和数据信号一起传送取数据收发的同步用的时钟信号在DCE内需要将时钟信号频率提高10倍的设备。另外，以DTE和DCE间的双向通信为前提。因此，作为一种从DTE向DCE的单向数据传送方法其数据传送效率当然高。
发明内容
本发明之目的在于提供一种能以较少的信号线便能高速单向传送数据的数据传送装置及数据传送方法。
本发明的一个方面为一种发送电路，包括通过对外部输入的输入信号编码，生成传送用信号的编码器，在预先设定好的期间即每个单位期间切换所述传送用信号的值之同时向多根传送用信号线输出的发送电路。
所述编码器在任意连续的两个单位期间内从起始单位期间转至后续单位期间时，对所述输入信号编码，使得向所述多个传送用信号线中至少一个传送用信号线输出的信号逻辑电平发生变化。
根据这样的构成，当输入信号输入发送电路时，向多根传送用信号线输出通过对该输入信号编码生成的传送用信号。这时，在预定的每个单位期间，向多根传送用信号线中至少一根传送用信号线输出的信号逻辑电平变化。因此通过根据该逻辑电平变化如同生成时钟信号地构成发送地址，从而就不必从发送电路输出时钟信号。因而不需要传送时钟信号用的信号线，能够用比现有的方法少的信号线高速传送数据。
在这样的发送电路中，所述编码器将所述输入信号编码成从所述传送用信号取得的值中除去预先定好的特定的值之外的任何值。
最好将结构做成在任意连续的两个单位期间中，起始单位期间应向所述传送用信号线输出的所述传送用信号的值和后续单位期间应向所述传送用信号线输出的所述传送用信号的值相同时，将所述输入信号编码成所述特定的值使在该后续单位期间所述特定值的传送用信号向所述传送用信号线输出。
根据上述构成，在任意连续的两个单位期间应向传送信号线输出的传送用信号的值相同时，后续单位期间中将输入信号编码成预定好的特定值。这样，在任意的两个连续单位期间，起始单位期间和后续单位期间中向传送用信号线输出的传送用信号的值就不会相同。因此，通过根据传送用信号的逻辑电平变化如同生成时钟信号地构成发送地址，从而就无需从发送电路输出时钟信号，能用比现有的方法少的信号线高速传送数据。
本发明的其它方面为一种接收利用多根传送用信号线传送的传送用信号的接收电路，包括根据所述传送用信号值的变化生成时钟信号的时钟信号生成器。
根据这样的构成，接收电路能根据从传送用信号线接收到的传送用信号的值的变化生成时钟信号。因此，通过在每个预定的单位期间如同传送用信号值变化那样地构成发送源，从而就无需接收电路输入时钟信号。通过这样，不需要传送时钟信号用的信号线，能用比现有的方法少的信号线高速传送数据。
在这样的接收电路中，最好所述解码器的构成为将与生成所述时钟信号的间隔相当的期间作为单位期间，在任意单位期间的传送用信号的值是预定好的特定的值时，在该任意的单位期间中对就在该任意的单位期间之前的单位期间的传送用信号解码。
根据这样的构成，当向接收电路输入预定好的特定的值的传送用信号时，将就在输入该传送用信号的单位期间之前的单位期间输入接收电路的传送用信号解码。因此，在任意连续的两个单位期间，通过在后续单位期间传送特定的值的传送用信号，从而能表示在该两个单位期间中起始单位期间和后续单位期间传送相同值的传送用信号。通过这样，即使在任意连续的两个单位期间中起始单位期间和后续单位期间中传送用信号的值应为相同的值时，仍能检测出从起始单位期间转向后续单位期间的标记时间(timing)。因而，即使不向接收电路输入时钟信号也能生成时钟信号，能够用比现有方法少的信号线高速传送数据。
本发明的其它方面为一种包括具有通过将外部输入的输入信号编码生成传送用信号的编码器并在预定好的期间即每个单位期间切换所述传送用信号的值的同时向多根传送用信号线输出的发送电路、及接收利用所述多根传送用信号线传送的所述传送用信号的接收电路的数据传送装置，所述编码器在任意的两个单位期间中，从起始单位期间转到后续单位期间时，将所述输入信号编码。使得向所述多根传送用信号线中至少一根传送用信号线输出的信号逻辑电平发生变化，所述接收电路包括根据所述传送用信号的值的变化生成时钟信号的时钟信号生成器。
根据这样的构成，当输入信号输入发送电路时，向多根传送用信号线输出，通过对该输入信号编码生成的传送用信号。此时，在预定好的每个单位期间，向多根传送用信号线中至少一根传送用信号线输出的信号逻辑电平发生变化。另外，接收电路能根据从传送用信号线接收到的传送用信号的值的变化生成时钟信号。因此，即使不从发送电路传送时钟信号，也能在接收电路上生成时钟信号。这样，不需要传送时钟信号用的信号线，能用比现有的方法少的信号线高速传送数据。
本发明的其它方面为一种在包括通过将外部输入的输入信号编码生成传送用信号的编码器并在预定的期间即单位期间切换所述传送用信号的值之同时向多根传送用信号线输出的发送电路、及接收利用所述多根传送用信号线传送的所述传送用信号的接收电路之间的数据传送方法，包括在任意连续的两个单位期间中从起始单位期间转到后续单位期间时，对所述输入信号编码使向所述多根传送用信号线中至少一根传送用信号线输出的信号逻辑电平发生的编码步骤；及根据所述传送用信号值的变化生成时钟信号的时钟信号生成步骤。
本申请上述内容及其它的目的、特征、形态及效果，在参照附图并根据本发明以后的详细说明后将会更加明瞭。
图1为表示本发明一实施形态有关的数据传送装置全体构成的方框图。
图2为表示上述实施形态中数据传送部的详细构成的方框图。
图3为表示上述实施形态中时钟信号解码器的详细构成电路图。
图4为表示上述实施形态中输入信号逻辑值的组合的图。
图5为表示上述实施形态中A线信号逻辑电平和B线信号逻辑电平的组合的图。
图6A为上述实施形态中A线信号的波形图。
图6B为上述实施形态中B线信号的波形图。
图7为表示连续两个单位期间的AB传送状态的一个例子的图。
图8为输入信号的值和AB传送状态对应相关的一个例子的图。
图9为表示上述实施形态的输入信号的值和AB传送状态对应相关的图。
图10A为上述实施形态中编码用的真值表。
图10B为上述实施形态中解码用的真值表。
图11为说明上述实施形态中，连续两个单位期间中AB传送状态、和关于各AB传送状态的组合的A线信号及B线信号的逻辑电平变化用的图。
图12A-12I为上述实施形态中时钟信号解码器内的信号波形图。
具体实施例方式
以下参照
本发明的一实施形态。
<1.数据传送装置的构成>
图1为表示本发明的一实施形态有关的数据传送装置全体构成的方框图。该数据传送装置包括发送装置100、接收装置200、及连接发送装置100和接收装置200的传送用信号线构成。发送装置100包括由CPU3、存储部4、输入接口部5、发送侧接口部(发送电路)6、盘片用I/O接口部7、及显示控制部8组成的本体部10；连接盘片用I/O接口部7的辅助存储部14；连接显示控制部8的显示装置12；及连接输入接口部5的键盘16或鼠标18等的输入装置。接收装置200包括控制部20、存储部22、接收侧接口部(接收电路)24。而且发送装置100内的发送侧接口部6、接收装置200内接收侧接口部24、通过连接发送装置100和接收装置200的传送用信号线构成数据传送部300。
图2为表示该数据传送装置数据传送部300详细构成的方框图。发送侧接口部6包括编码器40，接收侧接口部24包括解码器41和时钟信号解码器(时钟信号发生器)42。发送侧接口部6和接收侧接口部24靠两根传送用信号线连接。(以下为便于说明，称上述两根传送用信号线中之一根为A线48，另一根为B线49)。从发送侧接口部6向接收侧接口部24延伸的A线48在接收侧接口部24内分支，其中一路与解码器41连接，而另一路与时钟信号解码器42连接。同样，B线也在接收侧接口部24内分支，其一路与解码器41连接，另一路与时钟信号解码器42连接。还有，编码器40如以后所述，为编码用电路，解码器41如以后所述为解码用电路。编码器40及解码器41电路内具体构成没有特别的限定。
图3为表示本实施形态的时钟信号解码器42详细构成的电路图。该时钟信号解码器42包括两个“异或”电路(以后称“EX-OR电路”)91、92、“或”电路(以后称为“OR电路”)93、和两个电容C1、C2、及两个电阻R1、R2。从时钟信号解码器42的外部向内部延伸的A线48在时钟信号解码器42分支点SP1处分支，其一路接EX-OR电路91的输入端子IN1，另一路接EX-OR电路91的输入端子IN2。A线48在分支点SP1和输入端子IN2之间，再在分支点SP2处分支。另外，电阻R1的一端接分支点SP1，电阻R1的另一端接EX-OR电路91输入端子IN2之同时还通过电容C1接地。
从时钟信号解码器42的外部向内部延伸的B线49在时钟信号解码器42内分支点SP3处分支。其一端接EX-OR电路92的输入端子IN3，另一端接EX-OR电路92的输入端IN4。B线49在分支点SP3和输入端子IN4之间再在分支点SP4处分支。另外，电阻R2一端接分支点SP3。电阻R2另一端接EX-OR电路92的输入端子IN4之同时，通过电容C2接地。
EX-OR电路91的输出端子OUT1接OR电路93的输入端子IN5，EX-OR电路92的输出端子ONT2接OR电路93的输入端子IN6。而且，从OR电路93的输出端子OUT3延伸的信号线向时钟信号解码器42的外部延伸。
<2.发送侧接口的动作>
以下说明该数据传送装置发送侧接口部6的动作。如图2所示，输入信号INDATA输入到编码器40。输入信号INDATA由DIN1、DIN2、DIN3三个信号构成。能利用各信号DIN1、DIN2、DIN3传送一位的信息。即利用输入信号INDATA传送三位信息。输入信号INDATA有例如将红色、绿色、蓝色各由六位组成的十八位RGB信号每三位进行时间分隔的信息。如该三位的数据那样，通过输入信号INDATA输入到编码器40，将一次取入该编码器40的数据称为“1个单元的数据”。
图4为表示输入信号DIN1、DIN2、DIN3所表示的逻辑值组合的图。如图4所示，输入信号DIN1、DIN2、DIN3所示逻辑值的组合有八种。还有，本说明中，设在信号的逻辑电平内，高电平与逻辑值“1”对应，低电平与逻辑值“0”对应。
图5为表示供给A线48的信号(以后称为“A线信号”)的逻辑电平和供给B线49的信号(以后称为“B线信号”)的逻辑电平的组合图。如图5所示，A线信号的逻辑电平和B线信号的逻辑电平的组合有四种。为便于说明，称表示A线信号逻辑电平和B线信号逻辑电平之组合的状态为“AB传送状态”。如图5所示，AB传送状态有四种。为方便，对各AB传送状态各赋予标号“X”、“Y”、“Z”及“S”。例如A线信号为高电平(以后称为“H”电平)并B线信号为低电平(以后称为“L电平”)时的“AB传送状态为“Z”，还有，在预定好的期间的每个单位期间，从编码器40输出A线信号和B线信号使AB传送状态能切换。
如上所述，构成输入信号INDATA的DIN1、DIN2、DIN3的组合有八种。另外，AB传送状态有四种。因此，不能将表示输入信号INDATA(一个单元的数据)的信息在一个单位期间里从编码器40传送给解码器41。所以，本实施形态中输入信号INDATA的值与连续两个单位期间的AB传送状态对应。通过这样，表示输入信号INDATA(一个单元的数据)的信息能在两个单位期间内从编码器40传送给解码器41。还有，称这样连续两个单位期间中时间上居前的单位期间为“第一单位期间”、称“第一单位期间”之后的单位期间为“第二单位期间”。图6A为A线信号的波形图，图6B为B线信号的波形图。如图6A及图6B所示，在将第一单位期间和第二单位期间合在一起而成的每一个两个单位期间中，一个单元的数据依次从编码器40传送给解码器41。
然后，在某个单位期间能产生的AB传送状态如图5所示，为X、Y、Z及S中的任何一种。这里，在某个单位期间中设为除S(特定的值)之外的X、Y、Z中的任何一个AB传送状态。这时，如图7所示，能在连续的两个单位期间中产生的、第一单位期间和第二单位期间中的AB传送状态的组合为九种。又如图4所示，八种输入信号INDATA输入编码器40。因此，如图8所示，输入信号INDATA的值能与两单位期间的AB传送状态对应。例如，输入信号INDATA的值“011”与第一单位期间为Y第二单位期间为X的AB传送状态相对应。
本实施形态中，发送侧接口部6和接收侧接口部24之间不传送时钟信号，如以后所述，根据A线信号和B线信号在接收侧接口部24生成时钟信号。然而，当输入信号INDATA的值和AB传送状态如图8所示一一个对应时，有时第一单位期间的AB传送状态和第二单位期间的AB传送状态相同(例如输入信号INDATA的值为“000”时)。这时，在接收侧接口部24中，不能检测从第一单位期间转到第二单位期间的标记时间，无法生成时钟信号。所以，本实施形态中，输入信号INDATA的值和AB传送状态如图9所示地一一对应，使得在第一单位期间的AB传送状态和第二单位期间的AB传送状态相同的输入信号INDATA在输入编码器40后第二单位期间的AB传送状态为S。即编码器40中，根据图10A示出的真值表编码数据，其结果第一单位期间的AB传送状态和第二单位期间的AB传送状态必定不一样，接收侧接口部24能检测出从第一单位期间转到第二单位期间的标记时间。由此，接收侧接口部24生成时钟信号。因此，不必从发送侧接口部6向接收侧接口部24发送时钟信号。
这里，一方面第一单位期间的AB传送状态和第二单位期间的AB传送状态之组合有九种，而另一方面由于输入信号INDATA的值有八种，所以有不能与输入信号INDATA的值对应的AB传送状态的组合(“第一单位期间”为“Z”并“第二单位期间”为“S”的组合)。这一AB传送状态的组合例如在数据传送部300内能作为进行某种控制的控制信号而用。这相当于图9中“INDATA”为“Flag”的一行、图10A中“输入”为“Flag”的一行，及图10B中“输出”为“Flag”的一行。
以下参照图6A、6B及图9说明从某一单元数据的传送期间转到此后一单位数据的传送期间时的AB传送状态的变化。当输入信号INDATA的值和AB传送状态如图9所示一一对应时，在图6A、6B用参考标记T1表示的期间的第二单位期间和用参考标记T2表示的期间的第一单位期间可以有AB传送状态相同的情况，例如，假定在用T1表示的期间输入值为“011”的输入信号INDATA，在用T2表示的期间输入值为“000”的输入信号INDATA。这时，T1中的第二单位期间的AB传送状态为X，T2中的第一单位期间的AB传送状态也为X。这时，接收侧接口部24就检测不出从用T1表示的期间转到用T2表示的期间的标记时间，无法生成时钟信号。所以在某一单元数据的数据传送期间中第一单位期间的AB传送状态和其前一单元数据的数据传送期间中第二单位期间的AB传送状态相同时，使该某一单元数据的数据传送期间中第一单位期间的AB传送状态为“S”。其结果，在上述例子中，T1中第二单位期间的AB传送状态为X、T2中第一单位期间的AB传送状态为S，接收侧接口部24能检测从用T1表示的期间转到用T2表示的期间的标记时间。通过这样，接收侧的接口部24能生成时钟信号。
图11为说明连续两个单位期间中的AB传送状态的组合、和关于各AB传送状态组合A线信号和B线信号的逻辑电平变化用的图。根据上述的构成，任意连续的两个单位期间中AB传送状态的组合如图11所示，所谓“起始单位期间”是指在连续的两个单位时间中时间上居前的期间。所谓“后续单位时间”是指在连续的两个单位时间中时间上居后的期间。如图11所示，连续的两个单位期间的AB传送状态的组合有12种。例如，“起始单位期间”的AB传送状态为“X”。并且“后续单位期间”的AB传送状态为“Y”时，表示从“起始单位期间”转到“后续单位期间”时“B线信号”的逻辑电平变化。这样，对于有12种AB传送组合中任一种在从“起始单位期间”转到“后续单位期间”时至少“A线信号”或“B线信号”中的某一个逻辑电平发生变化。
<3.接收侧接口动作>
以下说明该数据传送装置中接收侧接口部24的动作。如图2所示，解码器41接收从编码器40输出的A线信号、B线信号、和从时钟信号解码器42输出的时钟信号。时钟信号解码器42接收A线信号和B线信号。解码器41和时钟信号同步读入A线信号的值和B线信号的值，根据图10B示出的真值表对数据进行解码。此时，用A线信号的值和B线信号的值表示的AB传送状态为S时，作为接受就在该单位期间之前的单位期间的A线信号和B线信号的数据进行解码。该解码结果，从解码器41输出输出信号DOUT1、DOUT2、及DOUT3。还有，在接受到的信号的值为真值表的最低下的一行(“输出”为“Flag”的一行)所示的状态时，接收侧接口部24例如可以作为接受了某个控制信号进行处理。
以下参照图3说明时钟信号解码器42的动作。时钟信号解码器42内，A线信号传送给EX-OR电路91的输入端子IN1和输入端子IN2。这里，为便于说明，称输入到输入端子IN1的A线信号为A1线信号，输入到输入端子IN2的A线信号为A2线信号。利用设在分支点SP1和输入端子IN2之间的电阻R1和电容C1，使A2线信号相对A1线信号延迟。这一点对于B线信号也一样。
图12A-12I为在某一单元数据的传送期间中输入值为“010”的输入信号INDATA，在其后的一单元数据的传送期间中输入值为“111”的输入信号INDATA时的该时钟信号解码器42内的信号波形图。图12A为表示图3中用参考标记SP1表示的分支点的信号波形图。图12B表示输入端子IN1的信号波形图。图12C表示输入端子IN2的信号波形图。图12D表示输入端子IN5的信号波形图。图12E表示图3中用参考标记SP3表示的分支点的信号波形图。图12F表示输入端子IN3的信号波形图。图12G表示输入端子IN4的信号波形。图12H表示输入端子IN6的信号波形。图12I表示输出端子OUT3的信号波形。t1至t5表示解码器41接受从编码器40输出的A线信号及B线信号的标记时间。
如前所述A2线信号比A1线信号在时间上延迟，所以如图12所示，输入端子IN2的信号电平变化较输入端子IN1的信号电平变化延迟。结果，在A线信号逻辑电平发生变化时，产生输入端子IN1的A1线信号逻辑电平和输入端子IN2的A2线信号逻辑电平不同的期间，在该期间EX-OR电路91输出的信号变成H电平。同样，B线信号的逻辑电平产生变化时，EX-OR电路92输出的信号变成H电平。再因EX-OR91的输出端子OUT1和EX-OR电路92的输出端子OUT2分别与OR电路93的输入端子IN5、IN6连接，所以在从EX-OR电路91输出的信号为H电平或EX-OR电路92输出的信号为H电平时，OR电路93(输出端子OUT3)输出的信号为H电平。
例如，如图12所示，当输入值为“010”的输入信号INDATA时，起始单位时间的AB传送状态为“X”。即从t1至t2为止到期间中，分支点SP1的A线信号的逻辑电平和分支点SP3的B线信号的逻辑电平变成低。当在t2时AB传送状态为Z。即分支点SP1处A线信号的逻辑电平为高，分支点SP3处B线的逻辑电平为低。这时，虽然输入输入端子IN1的信号、输入输入端子IN2的信号都从L电平变成H电平，但是与输入输入端子IN1的信号的波形为矩形的形状相比输入输入端子IN2的信号的波形迟钝。这是由于产生输入输入端子IN1的信号的逻辑电平和输入输入端子IN2的信号的逻辑电平为不同的期间，在该期间输入输入端子IN5的信号为H电平。然后，在该输入输入端子IN5的信号为H电平的期间中，从输出端子OUT3输出的信号也为H电平。
当在t3输入值为“111”的输入信号INDATA时，AB传送状态为S。即分支点SP1处A线信号逻辑电平仍旧为高电平，分支点SP3处B线信号逻辑电平变成高。这时，由于输入输入端子IN1的信号逻辑电平和输入输入端子IN2的信号逻辑电平不变化，所以输入输入端子IN5的信号仍旧为L电平。另外，虽然输入输入端子IN3的信号和输入输入端子IN4的信号都从L电平变成H电平，但如图12所示，由于产生输入输入端子IN3的信号逻辑电平和输入输入端子IN4的信号逻辑电平为不同的单位期间，所以在该单位期间中输入输入端子IN6的信号变成H电平。然后，在输入输入端子IN6的信号为H电平的期间中，从输出端子OUT3输出的信号也变成H电平。再有，关于t4以后的动作也和上述一样地进行。这样，从输出端子OUT3输出的信号在每个单位期间都为H电平，与该单位期间相当的期间成为输入解码器41的时钟信号的脉冲产生间隔。
上述中，对在某一单元数据的传送期间输入值为“010”的输入信号INDATA，其后的一单元数据的传送期间输入值为“111”的输入信号INDATA的情形进行了说明，但是以下将说明在输入除此以外的输入信号INDATA时也进行同样的动作。
如图11所示，连续的两个单位期间中AB传送状态的组合有十二种，其中任何一种，在从“起始单位时间”转到“后续单位时间”时至少“A线信号”或“B线信号”中某一个的逻辑电平变化。这样，由于每个单位期间中“A线信号”或“B线信号”中至少某一个的逻辑电平变化，所以以与单位期间相当的时间间隔产生EX-OR电路91输出的信号或EX-OR电路92输出的信号中至少某一个成为H电平的期间。其结果，以一定的时间间隔产生OR电路93输出的信号为H电平的期间。这样，生成时钟信号。
<4.效果>
如上所述，根据上述实施形态，在发送侧接口部6和接收侧接口部24之间设置两根传送用信号线48、49，利用各传送用信号线传送一位的信息。而且，数据从发送侧接口部6传送给接收侧接口部24在每个单位期间中至少使供给一根传送用信号线的传送用信号的逻辑电平变化，通过这样，接收侧接口部24就以一定的时间间隔至少由一根传送用信号线供给的传送用信号的逻辑电平变化，根据该传送用信号的逻辑电平的变化生成时钟信号。因此就不必在发送侧接口部6和接收侧接口部24之间传送时钟信号。
在现有的将时钟信号从发送侧接口部6传送给接收侧接口部24的数据传送装置中，根据时钟信号上升时刻或时钟信号下降时刻中任何一个时刻供给数据信号线的传送用信号(数据信号)的逻辑电平变化。即在供给数据信号线的传送用信号的逻辑电平变化一次的期间，时钟信号的逻辑电平变化两次。因此，现有数据信号的传送速度是时钟信号的传送速度的一半。本实施形态中，由于如前所述由于不需要传送时钟信号，所以能以现有的数据传送装置中时钟信号的传送速度传送数据信号。即数据信号的传送速度是现在的2倍。
如上所述，不提高数据传送装置中时钟信号频率，能实现用比现有方法少的信号线在发送装置100和接收装置200之间实现高速的数据传送。通过如此地削减信号线，能减小传送网上产生的电磁波的影响，又能使基板小型化、节省材料费。
<5.其它>
上述实施形态中，一个单元数据传送期间由两个单位期间构成，但本发明不限于此，一个单元数据传送期间也可以由三个及三个以上单位期间构成。另外，上述实施形态中，发送装置和接收装置间用两根传送用信号线连接，但本发明不限于此，也可以用三根及三根以上的传送信号线构成。再在上述实施形态中，在时钟信号解码器中通过电阻及电容的构成使信号延迟，但本发明并不限于此，只要能使信号延迟其它的构成也可以。
以上对本发明详细进行了说明，上述的说明为在各方面示例性的说明，但不限于此，可以理解为在不背离本发明的范围内能作各种变更或变形。
还有，本申请为根据2004年1月20日提出的、名称为“数据传送装置及数据传送方法”的日本申请2004-011451号请求优先权的申请，该日本申请的内容通过引用包括自本申请中。
权利要求
1.一种发送电路，是具备对外部输入的输入信号进行编码以生成传送用信号的编码器，在预先设定好的期间即每个单位期间切换所述传送用信号的值，同时将其向多根传送用信号线输出的发送电路，其特征在于，所述编码器在任意连续的两个单位期间从起始单位期间转至后续单位期间时，对所述输入信号进行编码，使得向所述多根传送用信号线中至少一根传送用信号线输出的信号的逻辑电平发生变化。
2.如权利要求1所述的发送电路，其特征在于，所述编码器将所述输入信号编码成从所述传送用信号取得的值中除去预先确定的特定值之外的任何值，在任意的连续的两个单位期间中，在起始单位期间应向所述传送用信号线输出的所述传送用信号的值和在后续单位期间应向所述传送用信号线输出的所述传送用信号的值相同时，将所述输入信号编码成所述特定的值，使在该后续单位期间所述特定值的传送用信号向所述传送用信号线输出。
3.如权利要求1所述的发送电路，其特征在于，所述编码器对所述输入信号进行编码，使所述输入信号的值与连续的两个单位期间的传送用信号的值相对应。
4.如权利要求1所述的发送电路，其特征在于，将所述传送用信号向两根传送用信号线输出。
5.一种接收电路，是一种接收利用多根传送用信号线传送的传送用信号的接收电路，其特征在于，具备根据所述传送用信号的值的变化生成时钟信号的时钟信号生成器。
6.如权利要求5所述的接收电路，其特征在于，接收利用两根传送用信号线传送的所述传送用信号。
7.如权利要求5所述的接收电路，其特征在于，还具备根据所述时钟信号对所述传送用信号进行解码的解码器。
8.如权利要求7所述的接收电路，其特征在于，所述解码器将与生成所述时钟信号的间隔相当的期间作为单位期间，在任意单位期间的传送用信号的值是预定的特定值时，在该任意单位期间对在紧靠该任意单位期间的前一单位期间的传送用信号进行解码。
9.如权利要求7所述的接收电路，其特征在于，所述解码器在每两个单位期间对所述传送用信号进行解码。
10.一种数据传送装置，是一种包含具有通过将外部输入的输入信号编码生成传送用信号的编码器，在预定的期间即每个单位期间切换所述传送用信号的值，同时将其向多根传送用信号线输出的发送电路、以及接收利用所述多根传送用信号线传送的所述传送用信号的接收电路的数据传送装置，其特征在于，所述编码器在任意的连续的两个单位期间中，从起始单位期间转到后续单位期间时，将所述输入信号编码，使得向所述多根传送用信号线中至少一根传送用信号线输出的信号的逻辑电平发生变化，所述接收电路包括根据所述传送用信号的值的变化生成时钟信号的时钟信号生成器。
11.如权利要求10所述的数据所传送装置，其特征在于，所述接收电路还包括根据所述时钟信号对所述传送用信号进行解码的解码器。
12.如权利要求11点数据传送装置，其特征在于，所述编码器将所述输入信号编码成从所述传送用信号取得的值中除去预定的特定值后的任何值，在任意的连续的两个单位期间中，在起始单位期间应向所述传送用信号线输出的所述传送用信号的值及在后续单位期间应向所述传送用信号线输出的所述传送用信号的值相同时，在该后续单位期间里将所述输入信号编码成所述特定的值，以向所述传送用信号线输出所述特定值的传送用信号；所述解码器在任意单位期间的传送用信号的值为所述特定值时，在该任意的单位期间将紧靠该任意单位期间的前一单位期间的传送用信号解码。
13.一种数据传送方法，是一种在包括通过将外部输入的输入信号编码生成传送用信号的编码器，在预定的期间即单位期间切换所述传送用信号的值，同时将其向多根传送用信号线输出的发送电路、以及接收利用所述多根传送用信号线传送的所述传送用信号的接收电路之间的数据传送方法，其特征在于，具备任意连续的两个单位期间中从起始单位期间转到后续单位期间时，对所述输入信号进行编码，使向所述多根传送用信号线中至少一根传送用信号线输出的信号逻辑电平发生变化的编码步骤；以及根据所述传送用信号的值的变化生成时钟信号的时钟信号生成步骤。
14.如权利要求13所述的数据传送方法，其特征在于，还包括根据所述时钟信号对所述传送用信号进行解码的解码步骤。
15.如权利要求14所述的数据传送方法，其特征在于，在所述编码步骤中，将所述输入信号编码成从所述传送信号的取得值中除去预定的特定值之外的值中的任何值，在任意连续的两个单位期间，在起始单位期间应向所述传送用信号线输出的所述传送用信号的值和后续单位期间应向所述传送用信号线输出的所述传送用信号的值相同时，在该后续单位期间将所述输入信号编码成所述特定值，以将所述特定值的传送用信号向所述传送用信号线输出，在所述解码步骤中，在任意的单位期间的传送用信号的值为所述特定值时，在该任意的单位期间，将紧靠该任意的单位期间的前一单位期间的传送用信号解码。
全文摘要
用编码器(40)对输入到发送侧接口部(6)的输入信号INDATA编码，编码生成的传送用信号通过两根传送用信号线(48、49)传送给接收侧接口部(24)。此时，在连续的两个单位期间中，对输入信号INDATA编码，使得利用上述两根传送信号线(48、49)中至少一根传送信号线传送的传送用信号逻辑电平变化，在接收侧接口部(24)上设置时钟信号解码器(42)，根据两根传送用信号线(48、49)供给的传送用信号的变化生成时钟信号。
文档编号H04L5/00GK1645788SQ20051000592
公开日2005年7月27日 申请日期2005年1月20日 优先权日2004年1月20日
发明者大村则夫, 青木俊也 申请人:夏普株式会社