专利名称：半导体感光器件的控制方法
技术领域：
本发明涉及一种半导体感光器件与阵列，特别是一种半导体感光器件与阵列的结
构与其制造方法。本发明还涉及一种半导体感光器件与阵列的操作原理。
背景技术：
图像传感器是用来将光信号转换为电信号的半导体器件，由图像传感器器件组成 的图像传感器芯片(Image Sensor)被广泛应用于数码相机、摄像机及手机等多媒体产品 中。 目前图像传感器主要有两种电荷耦合器件(Charge Coupled Device, CCD)图像 传感器和CMOS (Complementary Metal-Oxide-Semiconductor)图像传感器。电荷耦合器件 具有图像质量高、噪声小等优点，但其生产成本也偏高，同时不宜同外围电路集成。CMOS图 像传感器集成度高、体积小、功耗低、动态范围宽，并且可以与当前的制造工艺兼容，而且具 有高度系统整合的条件。因此，近年来CM0S图像传感器已成为发展热点。
CMOS图像传感器包括多个M0S晶体管和用作外围电路的信号处理电路等部分，并 利用CMOS技术将其整合在半导体衬底之上。传统CM0S图像传感器核心的感光元件部分即 单个像素主要是由一个反偏二极管与放大MOS管组成，通过MOS晶体管依次检测出各单位 像素的输出。 图1和图2展示了 2种现有的CMOS图像传感器的单个像素单元的电路组成。
参照图1，该CMOS图像传感器的单个像素单元具有4个M0S管，具体包括光电二 极管(PD)、电荷溢出门管(TG)、复位晶体管(RST)、源极跟随器(SF)以及选择晶体管(RS)。 它的工作过程是首先进入"复位状态"，复位晶体管RST导通，对光敏二极管复位。然后进 入"取样状态"，复位晶体管RST关闭，光照射到光电二极管上产生光生载流子，并通过源跟 随器SF放大输出；最后进入"读出状态"，这时选择晶体管(RS)打开，信号通过列总线输出。
参照图2，该CMOS图像传感器的像素单元可以视为图1的结构在形式上的改进。4 个电荷溢出门管(TG)和光电二极管的组合相互并联，共用一个复位晶体管、源极跟随器以 及选择晶体管。单个像素的工作原理同图1相同。 从产品的技术发展趋势看，无论是CCD图像传感器还是CMOS图像传感器，体积小 型化、高可靠性以及高像素化一直是业界积极研发的目标。上面两种技术中，每个像素单元 除了光电二极管外还使用了多个晶体管。对于图1，每个像素单元都有4个独立工作的晶体 管，占据了较大的衬底面积，像素较低，产品分辨率不高；图2在一定程度上提高了图像传 感器的像素，但是由于像素单元中晶体管和光电二极管较多，CMOS感光电路变得复杂，相应 地也使得外围控制电路的复杂化，同时图像传感器的可靠性降低。
发明内容
本发明要解决的技术问题是降低CMOS图像传感器中单个像素单元的电路复杂 度，提高图像传感器的像素。为解决上述技术问题，本发明提出了一种新型的半导体感光器件及其阵列，同时提供了控制这种半导体感光器件的方法。 半导体感光器件的源区与多条源线中的任意一条相连接，其漏区与多条位线中的
任意一条相连接，其控制栅极与多条字线中的任意一条相连接，其浮栅区储存电荷，所述浮 栅区通过所述漏区和控制栅极进行电容耦合，以及一个用于连接所述浮栅区和所述漏区的
感光二极管，所述半导体感光器件的控制方法包含以下步骤
对多个半导体感光器件中的一个进行复位的步骤
对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第二个电压，并对与所述半导体感光 器件相连接的位线施加第三个电压，由此使所述半导体感光器件中的所述感光二极管正向 偏置，该半导体感光器件被重置； 对多个半导体感光器件中的一个进行感光的步骤
对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第四个电压，并对与所述半导体感光 器件相连接的位线施加第五个电压，由此使所述半导体感光器件的栅控二极管处于反向偏 置状态； 进行曝光，半导体感光器件的漏区与浮栅区之间的光生电流可以改变浮栅电势，
使所述半导体感光器件的阈值电压变化； 对多个半导体感光器件中的一个进行读取的步骤 对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第六个电压，并对与所述半导体感光 器件相连接的位线施加第七个电压，读取通过源区与漏区的电流，根据电流大小判断曝光强度。 进一步地，所述第一个电压范围为-lV到1V;所述第二个电压范围为-1V到10V; 所述第三个电压范围为IV到-5V ;所述第四个电压范围为-2V到5V ;所述第五个电压范围 为-2V到4V ;所述第六个电压范围为0V到10V ;所述第七个电压范围为-2V到4V。
进一步地，所述半导体感光器件，包括一个具有第一种掺杂类型的半导体衬底；在 所述半导体衬底上形成的具有第二种掺杂类型的源区和漏区；在所述半导体衬底内形成的 介于所述源区和漏区之间的一个沟道区域；在所述沟道区域之上形成的覆盖整个沟道区域 的第一层绝缘薄膜；在该第一层绝缘薄膜之上形成的一个作为电荷存储节点的具有导电性 的浮栅区；所述的浮栅区和所述漏区之间通过一个用来感光的感光P_n结二极管连接；覆 盖在所述浮栅区之上的第二层绝缘薄膜；以及在所述第二层绝缘薄膜之上形成的控制栅 极。 进一步地，所述半导体衬底内形成一个介于所述沟道区域和漏区之间的具有第二 种掺杂类型的阱区，在所述阱区内形成一具有和所述阱区相反的掺杂类型的反掺杂区域， 所述阱区及其反掺杂区域形成一个感光P_n结二极管。 进一步地，所述第一种掺杂类型为p型杂质掺杂，第二种掺杂类型为n型杂质掺 杂；或者，所述第一种掺杂类型为n型杂质掺杂；第二种掺杂类型为p型杂质掺杂。
进一步地，所述感光p-n结二极管是硅基p-n同质结，或者是由SiGe、InGaAs、GaN、 GaAs和Si组合形成的异质结。
进一步地，所述半导体衬底为单晶硅、绝缘体上硅、锗化硅或砷化镓。 进一步地，所述绝缘薄膜是由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘
体形成。 进一步地，所述浮栅区是由多晶硅、钨、氮化钛、氮化钽或者合金材料形成，其形成 的导体层的厚度范围为20-300纳米。 进一步地，通过控制所述感光p-n结二极管的受光强度，采用其光电效应来控制 浮存储在浮栅区内的电荷以及浮栅区的电势，进而改变所述半导体感光器件源极与漏极之 间的电流的大小。 进一步地，通过控制所述控制栅的电压，采用电荷感应原理来控制所述浮栅区电 势。 本发明的半导体感光器件所具有的有益效果是将传统的图像传感器的像素单元 设计从复杂的CMOS电路简化为单个感光器件，从而可以在相同面积的硅衬底上制造更多 的像素单元，获得更高的图像分辨率。另一方面，本发明提出的半导体感光器件和阵列的控 制方法较为简单，可靠。
下面结合附图与具体实施方式
对本发明作进一步详细的说明 图1和图2是现有的CMOS图像传感器的单个像素单元的电路图； 图3是本发明的半导体感光器件的一个实施例的剖面图； 图4是图3所示的半导体感光器件的等效电路； 图5是本发明的一个实施例中的半导体感光器件阵列的结构图。 图6是本发明的一个实施例中的图像传感器构造图。
具体实施例方式
在下文中，将参照附图详细说明本发明的三个示例性实施方式。在图中，为了方便 说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施 例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包 括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点， 但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本 发明的范围。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加 工中的半导体晶片，可能包括在其上所制备的其它薄膜层。 图3是本发明所公开的一个实施例中的半导体感光器件IO，它是沿该器件沟 道长度方向的剖面图。在以下的叙述中所示的半导体感光器件被称为FJG(Floating J皿ctionGate)感光器件。FJG感光器件10通常在一个半导体衬底或掺杂的阱500内形成， 所述半导体衬底或掺杂的阱一般掺杂低浓度n型或p型杂质，FJG感光器件两边通过浅沟隔 离(STI)501或者硅的局部氧化(L0C0S)与周围相隔离。所述半导体衬底为单晶硅或绝缘 体上硅。漏区514和源区511的掺杂类型通常与衬底或阱500的掺杂类型相反。沟道512 通常位于衬底或阱之内。漏区514作为一个MOSFET的漏极可以通过接触体513与外部电 极连接。源区511作为一个MOSFET的源极可以通过接触体510与外部电极连接。
在所述沟道区域512与沟隔离(STI)501之间为阱区503，其掺杂类型通常与源区 和漏区相同。反掺杂区502位于阱区503内，具有和阱区503相反的掺杂类型，从而形成了 一个p-n结二极管。沟道区域512之上形成覆盖整个沟道区域的第一层绝缘膜506。在该 第一层绝缘膜之上形成的一个作为电荷存储节点的具有导电性的浮栅区505。浮栅区505 可以作为一个MOSFET的浮动栅极，通过对它施加不同大小的电压，可以控制流过沟道512 的电流密度。浮栅区505通常与漏区514的掺杂属性相反，例如，浮栅区505由p型掺杂的 多晶硅形成，而漏区514则掺有n型杂质。浮栅区505通过绝缘膜506中的窗口 504与反 掺杂区502相接触。因此浮栅区505也与由反掺杂区502和阱区503形成的p-n结相连， 称为该"浮动结"的一部分，故而将图3所示的半导体感光器件称为FJG(浮动结)感光器 件。第二层绝缘薄膜509覆盖在浮栅区505上，并在在第二层绝缘膜509之上形成控制栅 极507以及侧墙508。 为了描述本发明公开的FJG感光器件的结构和功能，图4展示了所述FJG感光器
件的等效电路。所述FJG感光器件由一个包含了浮栅区MOSFET 402和一个感光二极管404
所组成。FJG感光器件将浮栅MOSFET与感光二极管融合在一起。在感光前，设置位线405
为低电平使该FJG感光器件的栅极电压复位。在感光时，给位线405 —个较高的电平，使感
光二极管404反偏。通过光照在感光二极管内产生光生电流，对浮栅区403进行充电，改变
浮栅区403的电势，导致M0S管402的阈值电压变化。在读出时，字线401选中该感光器件
后，通过位线405读出电流，电流的大小反映了光照的强度。 图5为形成了各个接触电极后的剖面图，其中515为光照示意图。 本发明提出的半导体感光器件可以组成感光器件阵列1202。如图10所示，该阵
列由多个所述的半导体感光器件、多条字线、多条位线和多条源线组成，其中所述多条字线 1203中的任意一条1203-1与多条位线1204中的任意一条1204-2的组合可以选择控制 所述的半导体感光器件1201-l-2，所述多条源线中的任意一条与所述多个半导体感光器 件1201中一个的源区相连接，所述多条字线1203中的任意一条与所述多个半导体感光器 件1201中的其中一个的控制栅极相连接，所述多条位线1204中的任意一条与所述多个半 导体感光器件1201中的其中一个的漏区相连接。即如图所示，其中一个半导体感光器件 1201-1-2的控制栅极与字线1203-1连接，其漏区与位线1204-2连接，其源区与源线(本例 中源线与该阵列垂直，因为本图中未示出)连接；感光器件阵列1202中其他各个半导体感 光器件也均可被任意一条的字线1203和任意一条的位线1204选择控制，而该半导体感光 器件的连接方式也以此类推。 本发明提出的半导体感光器件阵列可以和逻辑控制电路集成，从而构成一个图像 传感芯片。如图6所示，一个图像传感芯片1301由至少一个半导体感光器件阵列1202和 至少一个逻辑控制电路1303组成。逻辑控制电路1303可以对半导体感光器件阵列1202 进行控制和数据交换。比如，在芯片感光前，逻辑控制电路1303发送命令，对进行半导体感 光器件阵列1202中的所有半导体感光器件进行复位。之后，对图像传感芯片1301进行曝 光。在曝光结束后，逻辑控制电路1303发送命令，对半导体感光器件阵列1202中的各个半 导体感光器件进行数据读取并进行分析从而得到图像。 具体来说，所述的半导体感光器件中的感光方法包括复位、感光和读取三个步骤。
对多个半导体感光器件中的一个进行复位的步骤
对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第二个电压，并对与所述半导体感光 器件相连接的位线施加第三个电压，由此使所述半导体感光器件中的所述感光二极管正向 偏置，该半导体感光器件被重置； 对多个半导体感光器件中的一个进行感光的步骤
对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第四个电压，并对与所述半导体感光 器件相连接的位线施加第五个电压，由此使所述半导体感光器件的栅控二极管处于反向偏 置状态； 进行曝光，半导体感光器件的漏区与浮栅区之间的光生电流可以改变浮栅电势，
使所述半导体感光器件的阈值电压变化； 对多个半导体感光器件中的一个进行读取的步骤 对与所述半导体感光器件相连接的源线施加第一个电压； 对与所述半导体感光器件相连接的字线施加第六个电压，并对与所述半导体感光 器件相连接的位线施加第七个电压，读取通过源区与漏区的电流，根据电流大小判断曝光强度。
所述第一个电压范围为-IV到IV ;所述第二个电压范围为-IV到10V ;所述第三
个电压范围为IV到-5V ;所述第四个电压范围为-2V到5V ;所述第五个电压范围为-2V到
4V ;所述第六个电压范围为OV到10V ;所述第七个电压范围为-2V到4V。 如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的
实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
权利要求
一种半导体感光器件的控制方法，其特征在于所述半导体感光器件的源区与多条源线中的任意一条相连接，其漏区与多条位线中的任意一条相连接，其控制栅极与多条字线中的任意一条相连接，其浮栅区储存电荷，所述浮栅区通过所述漏区和控制栅极进行电容耦合，以及一个用于连接所述浮栅区和所述漏区的感光二极管，其控制方法包含以下步骤对多个半导体感光器件中的一个进行复位的步骤对与所述半导体感光器件相连接的源线施加第一个电压；对与所述半导体感光器件相连接的字线施加第二个电压，并对与所述半导体感光器件相连接的位线施加第三个电压，由此使所述半导体感光器件中的所述感光二极管正向偏置，该半导体感光器件被重置；对多个半导体感光器件中的一个进行感光的步骤对与所述半导体感光器件相连接的源线施加第一个电压；对与所述半导体感光器件相连接的字线施加第四个电压，并对与所述半导体感光器件相连接的位线施加第五个电压，由此使所述半导体感光器件的栅控二极管处于反向偏置状态；进行曝光，半导体感光器件的漏区与浮栅区之间的光生电流可以改变浮栅电势，使所述半导体感光器件的阈值电压变化；对多个半导体感光器件中的一个进行读取的步骤对与所述半导体感光器件相连接的源线施加第一个电压；对与所述半导体感光器件相连接的字线施加第六个电压，并对与所述半导体感光器件相连接的位线施加第七个电压，读取通过源区与漏区的电流，根据电流大小判断曝光强度。
2. 如权利要求1所述的半导体感光器件的控制方法，其特征在于所述第一个电压范 围为-IV到IV ;所述第二个电压范围为-IV到10V ;所述第三个电压范围为IV到-5V ;所述第四个电压范围为-2V到5V ;所述第五个电压范围为-2V到4V ;所述第六个电压范围为OV 到10V ;所述第七个电压范围为-2V到4V。
3. 如权利要求1所述的半导体感光器件的控制方法，其特征在于所述半导体感光器 件，包括一个具有第一种掺杂类型的半导体衬底；在所述半导体衬底上形成的具有第二种掺杂类型的源区和漏区； 在所述半导体衬底内形成的介于所述源区和漏区之间的一个沟道区域； 在所述沟道区域之上形成的覆盖整个沟道区域的第一层绝缘薄膜； 在该第一层绝缘薄膜之上形成的一个作为电荷存储节点的具有导电性的浮栅区； 所述的浮栅区和所述漏区之间通过一个用来感光的感光P_n结二极管连接； 覆盖在所述浮栅区之上的第二层绝缘薄膜； 以及在所述第二层绝缘薄膜之上形成的控制栅极。
4. 如权利要求3所述的半导体感光器件的控制方法，其特征在于所述半导体衬底内 形成一个介于所述沟道区域和漏区之间的具有第二种掺杂类型的阱区，在所述阱区内形成 一具有和所述阱区相反的掺杂类型的反掺杂区域，所述阱区及其反掺杂区域形成一个感光 p-n结二极管。
5. 如权利要求4所述的半导体感光器件的控制方法，其特征在于所述第一种掺杂类型为P型杂质掺杂，第二种掺杂类型为n型杂质掺杂；或者，所述第一种掺杂类型为n型杂 质掺杂；第二种掺杂类型为P型杂质掺杂。
6. 如权利要求5所述的半导体感光器件的控制方法，其特征在于所述感光p-n结二 极管是硅基P-n同质结，或者是由SiGe、 InGaAs、 GaN、 GaAs和Si组合形成的异质结。
7. 如权利要求6所述的半导体感光器件的控制方法，其特征在于所述半导体衬底为 单晶硅、绝缘体上硅、锗化硅或砷化镓。
8. 如权利要求7所述的半导体感光器件的控制方法，其特征在于所述绝缘薄膜是由 二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘体形成。
9. 如权利要求8所述的半导体感光器件的控制方法，其特征在于所述浮栅区是由多 晶硅、钨、氮化钛、氮化钽或者合金材料形成，其形成的导体层的厚度范围为20-300纳米。
10. 如权利要求1所述的半导体感光器件的控制方法，其特征在于所述感光p-n结二 极管的受光强度和时间由浮栅区内的电荷以及浮栅区的电势的变化来记录。
全文摘要
本发明公开了一种半导体感光器件，它包括一个源极、一个漏极、一个控制栅极、一个浮栅区、一个衬底以及一个用于连接浮栅区和漏极的p-n结二极管，所述半导体器件的浮栅区用于存储电荷。所述半导体器件的浮栅电势与光照射强度和时间有关，因此可以作为半导体感光器件。由所述半导体感光器件可以组成阵列从而组成图像传感器。本发明公开了一种上述半导体感光器件的控制方法，包括复位、感光、读取步骤。本发明公开的半导体感光器件可以简化传统图像传感器中单个像素单元的设计，减小单个像素单元所占用的面积，从而提高图像传感芯片的像素密度，增加图像传感芯片的分辨率并降低制造成本，其控制方法及控制电路也较为简单。
文档编号H04N5/335GK101715041SQ200910234799
公开日2010年5月26日 申请日期2009年11月20日 优先权日2009年11月20日
发明者刘伟, 刘磊, 张卫, 王鹏飞 申请人:苏州东微半导体有限公司