基于rom型专用密钥的3des加密方法及其集成电路的制作方法
【专利摘要】本发明涉及一种基于ROM型专用密钥的3DES加密方法及其集成电路。所述方法：首先提供一3DES芯片，在芯片内部ROM模块中存放若干组密钥；其次，对所述ROM模块的地址线进行配置；再而，根据上述ROM模块的地址线的配置结果，读取ROM模块中相应存储单元的密钥，并对该密钥进行3DES加密算法，完成3DES加密。本发明的方法及集成电路，可以实现一款芯片量产，能把该款加密芯片销售给不同的客户，并且部分客户的密钥是定制的，独一无二的且不被别的客户所知道，以上措施可以较明显提高芯片销售灵活性和降低了芯片设计成本。
【专利说明】基于ROM型专用密钥的3DES加密方法及其集成电路
【技术领域】
[0001]本发明涉及一种基于ROM型专用密钥的3DES加密方法及其集成电路。
【背景技术】
[0002]3DES加密算法是以DES为基本模块，通过组合分组的方法设计的加密算法。它使用3个密钥对数据块进行3次DES加密，其中第二次DES运行在解密模式。
[0003]DES算法是典型的迭代分组密码算法，如图1所示，首先对64位明文进行初始置换(IP)，将其分组成相等的左、右两个部分(各32位)，然后进行16轮完全相同的函数运算(称为f函数运算)，在每一轮中都要使用由初始密钥产生的一个48位子密钥，16轮运算结束后，左、右两部分交换在一起并进行初始置换的逆运算(IP-1 )，得到加密结果。
[0004]每一轮运算是以32位R1-1和48位Ki为输入，然后进行f(R，K)函数运算。首先，R1-1通过序列扩展函数E变换成48位数据，接着与该轮密钥Ki进行异或运算得出8组6位数据,8组6位数据通过S盒运算后替换成8组4位数据，然后将8组4位数据组合成32位数据并进行P盒置换运算，这样就完成了 f函数运算。相比于DES算法中所有其他运算，f函数中的S盒运算是算法的核心，经过S盒的非线性变换，使得DES算法具有较强的安全性。S盒运算作为DES算法的核心，它是一个4行16列的二维数组，根据输入的6位地址数据确定4位数据输出。f函数运算流程如图1的右半部分。
[0005]客户购买加密芯片时候一般会要求密钥独一无二，目前主流做法是一个客户购买加密芯片就要重新设计密钥，重新量产流片一次，对于走量较大的客户，这种商业模式完全没有问题，流片费用可以靠走量来弥补。但是对于希望密钥独一无二的小客户，这种商业模式不可行，因为小客户购买芯片数量较少，重新设计密钥再流片费用太高。
【发明内容】
[0006]本发明的目的在于提供一种一次量产流片可以把芯片销售给多个客户，并且满足部分客户拿到的密钥是独一无二的，明显提高芯片销售灵活性和降低芯片设计成本的基于ROM型专用密钥的3DES加密方法及其集成电路。
[0007]为实现上述目的，本发明的技术方案是:一种基于ROM型专用密钥的3DES加密方法，包括如下步骤，
步骤SOl:提供一 3DES芯片，在芯片内部ROM模块中存放若干组密钥；
步骤S02:对所述ROM模块的地址线进行配置；
步骤S03:根据步骤S02的配置结果，读取ROM模块中相应存储单元的密钥，通过对该密钥进行3DES加密算法完成加密。
[0008]在本发明一实施例中，所述步骤S02对ROM模块地址线的配置是:在所述ROM模块的地址线输入端连接一译码电路，通过改变译码电路输入端的值，来控制所述ROM模块地址线的值。
[0009]在本发明一实施例中，所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
[0010]在本发明一实施例中，所述步骤S02对ROM模块地址线的配置是在芯片封装之前进行的。
[0011]在本发明一实施例中，所述步骤S03的3DES加密算法是通过3DES芯片内置3DES加密算法电路模块实现的。
[0012]在本发明一实施例中，所述步骤S03的3DES加密完成后，需对芯片进行封装。
[0013]本发明还提供了一种基于ROM型专用密钥的3DES加密集成电路，包括一 3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块。
[0014]在本发明一实施例中，所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
[0015]在本发明一实施例中，所述译码电路为3线-8线译码器电路。
[0016]在本发明一实施例中，所述译码电路为4线-16线译码器电路。
[0017]相较于现有技术，本发明具有以下有益效果:
1、本发明实现了一次量产可以把加密芯片销售给不同的客户，同时根据译码器电路规格，部分客户间的密钥都是独立的、不同的，该部分客户之间完全无法知道对方的密钥；
2、本发明可以减低芯片开发成本、拓宽销售市场以及节约加密芯片开发时间。
【专利附图】
【附图说明】
[0018]图1为标准的DES加密原理图。
[0019]图2 ROM型3DES系统设计框图。
[0020]图3 ROM地址线与内部单元示意图。
[0021]图4本发明芯片封装方案。
【具体实施方式】
[0022]下面结合附图，对本发明的技术方案进行具体说明。
[0023]本发明一种基于ROM型专用密钥的3DES加密方法，包括如下步骤，
步骤SOl:提供一 3DES芯片，在芯片内部ROM模块中存放若干组密钥；
步骤S02:对所述ROM模块的地址线进行配置；
步骤S03:根据步骤S02的配置结果，读取ROM模块中相应存储单元的密钥，通过对该密钥进行3DES加密算法完成加密。
[0024]所述步骤S02对ROM模块地址线的配置是:在所述ROM模块的地址线输入端连接一译码电路，通过改变译码电路输入端的值，来控制所述ROM模块地址线的值。
[0025]所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
[0026]所述步骤S02对ROM模块地址线的配置是在芯片封装之前进行的。
[0027]所述步骤S03的3DES加密算法是通过3DES芯片内置3DES加密算法电路模块实现的。[0028]所述步骤S03的3DES加密完成后，需对芯片进行封装。
[0029]为实现上述方法，本发明还提供了一种基于ROM型专用密钥的3DES加密集成电路，包括一 3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块。
[0030]所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
[0031]所述译码电路为3线-8线译码器电路或4线-16线译码器电路。
[0032]为更好的讲述及让本领域技术人员更加了解本发明，以下说明本发明的具体实施例。
[0033]实施例:
本发明ROM模块部分，如图2所示，系统设计框图的顶部是ROM模块，其余部分是按照3DES标准算法设计的电路模块。如图3所示，设案例的密钥长度为64位，ROM的地址线为8位。图示的ROM模块，8位地址线可以对应256个ROM地址单元，在芯片出厂前，在这256个单元中分别存储上不同的二进制值，作为不同的密钥备用，既该ROM可以存放256个不同的密钥，即芯片出厂的时候，这些密钥已经写在ROM中，其中译码器输出的地址对应的存储单元所存储的密钥是可以针对特殊客户的，只有芯片设计人员知道这些密钥的值。ROM会根据不同的地址线，在内部对应的单元取值然后通过KEY [63:0]输出给3DES加密(对于非3DES加密，如AES加密，AES加密算法电路模块的前端电路也可采用本发明的电路连接结构)的过程使用。
[0034]如图3所示，本发明涉及的ROM地址线与内部存储单元示意图，实际芯片设计与制造的ROM的结构不一定会与本案例的一致，即地址与存储单元不一定与本案例一致，具体以实际设计芯片的时候厂家提供的ROM的IP核为准。地址线配置为不同值，ROM输出的值会不同，8个地址一共对应256个存储单元，即可以存储256个密钥。若ROM地址线增加，则ROM存储单元增多，存储的密钥也增多，比如地址线增加到9根，则内部存储单元就增加到512个。图3所示右半部分为ROM地址线配置与ROM输出值之间的关系，如地址线配置为00000000，则ROM输出值为内部第一个存储单元的内容，若地址线配置为00000001，则输出值为内部第二个存储单元的内容。
[0035]如图4所示，在ROM模块左边有一个3线-8线译码器电路，本发明创新电路核心集中在该部分。首先，译码器输入端有三位，输出端有8位，通过配置3个输入端，可以控制译码器的输出端信号，即译码器输出端会有8个输出值，这些信号在电路中被直接连接到ROM的地址线，这些值对应着8个ROM内部的存储单元。即译码器电路输出的每个地址，可以唯一对应一个密钥，且这些密钥是可以通过译码器的输入端进行配置的。其次，芯片封装的时候，译码器的三个输入端信号不封装到芯片外部，如图4所示，而是在裸片进行封装之前把这三个信号先进行内部配置，即直接根据需要把这三个型号分别接O或接I处理，然后再将裸片封装起来。一旦封装完成，译码器的这是三个信号被封装在芯片内部，是不可更改的，所对应的译码器的输出值也是固定的，所以ROM的存储单元也被唯一确定下来，及加密芯片的密钥被唯一的确定了。最后，ROM的其他存储单元对应的地址线，可以通过加密电路的其他模块来完成。综上所述，正是通过增加了译码器电路和封装技巧，使得加密芯片在销售及使用环变得灵活，一次流片后，芯片设计公司可以根据客户需求，对裸片的译码器输入端进行不同的配置，然后可以唯一的确定一组密钥，成为一款密钥唯一的芯片销售给客户。
[0036]以上实施例，对本发明的目的、技术方案及有益效果进行了一定的阐述，所应理解的是，以上阐述只是本发明的一个应用案例，针对不同的加密算法，本发明都可以应用，都在本发明的保护范围，另外，案例中的译码器电路也可以是别的规格的译码电路，如4线-16线译码电路。
[0037]以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
【权利要求】
1.一种基于ROM型专用密钥的3DES加密方法，其特征在于:包括如下步骤， 步骤SOl:提供一 3DES芯片，在芯片内部ROM模块中存放若干组密钥； 步骤S02:对所述ROM模块的地址线进行配置； 步骤S03:根据步骤S02的配置结果，读取ROM模块中相应存储单元的密钥，通过对该密钥进行3DES加密算法完成加密。
2.根据权利要求1所述的基于ROM型专用密钥的3DES加密方法，其特征在于:所述步骤S02对ROM模块地址线的配置是:在所述ROM模块的地址线输入端连接一译码电路，通过改变译码电路输入端的值，来控制所述ROM模块地址线的值。
3.根据权利要求2所述的基于ROM型专用密钥的3DES加密方法，其特征在于:所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
4.根据权利要求1或2所述的基于ROM型专用密钥的3DES加密方法，其特征在于:所述步骤S02对ROM模块地址线的配置是在芯片封装之前进行的。
5.根据权利要求1所述的基于ROM型专用密钥的3DES加密方法，其特征在于:所述步骤S03的3DES加密算法是通过3DES芯片内置3DES加密算法电路模块实现的。
6.根据权利要求1或5所述的基于ROM型专用密钥的3DES加密方法，其特征在于:所述步骤S03的3DES加密完成后，需对芯片进行封装。
7.一种基于ROM型专用密钥的3DES加密集成电路，其特征在于:包括一 3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块。
8.根据权利要求7所述的基于ROM型专用密钥的3DES加密集成电路，其特征在于:所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。
9.根据权利要求7或8所述的基于ROM型专用密钥的3DES加密集成电路，其特征在于:所述译码电路为3线-8线译码器电路。
10.根据权利要求7或8所述的基于ROM型专用密钥的3DES加密集成电路，其特征在于:所述译码电路为4线-16线译码器电路。
【文档编号】H04L9/06GK103929296SQ201410160677
【公开日】2014年7月16日 申请日期:2014年4月22日 优先权日:2014年4月22日
【发明者】陈传东, 陈志阳, 樊明辉, 施隆照, 赖松林 申请人:福州大学