专利名称：电极构造和基板处理装置的制作方法
技术领域：
本发明涉及电极构造和基板处理装置，特别是涉及在基板处理装 置的处理室内配置且连接直流电源的电极构造。
背景技术：
对作为基板的晶片实施等离子体处理的基板处理装置包括收容 晶片的处理室、配置在该处理室内用于载置晶片的载置台、和向处理 室内的处理空间供给处理气体的喷淋头。在该基板处理装置中，在载 置台上连接有高频电源，载置台向处理空间施加高频电力，使供给到 处理空间的处理气体被高频电力激励而成为等离子体(阳离子、电子)。
由于处理空间中的等离子体分布对晶片的等离子体处理的结果有 很大的影响，因此，优选主动对等离子体分布进行控制，与之相对应 地，为了控制等离子体分布，特别是电子密度分布，向喷淋头施加直 流电压。
在对喷淋头施加直流电压的情况下，作为喷淋头的结构部件的、 向处理空间露出的圆板状的顶部电极板与直流电源连接。在此，当向 喷淋头施加负的直流电压时，该喷淋头仅吸引等离子体中的阳离子。 因为直流电压与高频电压不同，其电位不随时间变化，因此阳离子持 续地被吸引到喷淋头。而被吸引到喷淋头的阳离子从该喷淋头的构成 原子中发射二次电子。其结果，在与处理空间的喷淋头相对的部分电 子密度上升(例如，参照专利文献l)。
专利文献1:日本专利特开第2006—270019号公报 然而，电子密度分布存在受到处理室的形状等的影响而在处理空 间中变得不均匀的情况，但是在顶部电极板由一块导电板构成的情况 下，由于即使对顶部电极板施加直流电压也只是与喷淋头相对的处理 空间中的全部部分的电子密度上升，所以不能够消除电子密度分布的 不均匀。其结果，在处理空间中与晶片的周缘部相对置的部分，电子密度降低，在蚀刻处理的情况下，存在晶片的周缘部的蚀刻速率与晶 片的中心部相比有所下降的问题。
发明内容
本发明的目的在于，提供一种在处理空间中与基板的周缘部相对 置的部分能够充分地使电子密度上升的电极构造和基板处理装置。
为了实现上述目的，本发明的第一方面的电极构造，其配置在对 基板实施等离子体处理的基板处理装置所具备的处理室内，在该处理 室内与载置在载置台上的上述基板相对置，其特征在于该电极构造 包括与上述基板的中心部相对置的内侧电极和与上述基板的周缘部相 对置的外侧电极，上述内侧电极与第一直流电源连接，并且上述外侧 电极与第二直流电源连接，上述外侧电极具有与上述基板平行的第一
面和相对于该第一面倾斜的第二面。
本发明的第二方面的电极构造的特征在于在第一方面的电极构 造中，上述第一面和上述第二面指向上述基板的周缘部。
为了实现上述目的，本发明的第三方面的基板处理装置，其对基 板实施等离子体处理，其特征在于，包括收容上述基板的处理室； 配置在该处理室内的、用于载置上述基板的载置台；和配置在上述处 理室内，并且与载置在上述载置台上的上述基板相对置的电极构造， 上述电极构造包括与上述基板的中心部相对置的内侧电极和与上述基 板的周缘部相对置的外侧电极，上述内侧电极与第一直流电源连接， 并且上述外侧电极与第二直流电源连接，上述外侧电极具有与上述基 板平行的第一面和相对于该第一面倾斜的第二面。
根据本发明第一方面的电极构造和第三方面的基板处理装置，与 基板的周缘部相对置的外侧电极连接第二直流电源从而被施加直流电 压。当外侧电极被施加直流电压时，该外侧电极吸引等离子体中的阳 离子发射出二次电子。其结果，能够使处理空间中与基板的周缘部相 对置的部分的电子密度上升。此外，连接第二直流电源的外侧电极具 有与基板平行的第一面和相对于该第一面倾斜的第二面，从第一面和 第二面发射出二次电子。因为第二面相对于第一面倾斜，所以在处理 空间中与基板的周缘部相对置的部分，从第二面发射出的二次电子与从第一面发射出的二次电子重叠。其结果，能够在处理空间中与基板 的周缘部相对置的部分使电子密度充分上升。
根据本发明第二方面的电极构造，因为第一面和第二面指向基板 的周缘部，所以从第一面发射出的二次电子和从第二面发射出的二次 电子在基板的周缘部的正上方重叠。其结果，能够在基板的周缘部的 正上方使电子密度可靠且充分地上升。
图1是简要地表示本发明的实施方式的基板处理装置的结构的截 面图。
图2是简要地表示图1中的上部电极的外侧电极附近的结构的放 大截面图。
图3是表示外侧电极的外侧电极表面积与晶片的周缘部的蚀刻速 率的关系的图表。
图4是表示向外侧电极施加的直流电压的值增加时的蚀刻速率上 升率的图表。
图5是表示本发明的实施例1和比较例1、 2中的外侧电极表面积 与晶片的周缘部的蚀刻速率的关系的图表。 标号说明 W晶片
10基板处理装置
11处理室
12基座
31上部电极
34内侧电极
35外侧电极
35a第1 二次电子发射面 35b第2二次电子发射面 37第一直流电源 38第二直流电源
具体实施例方式
以下，参照附图对本发明的实施方式进行说明。
图1是简要地表示本实施方式的基板处理装置的结构的截面图，
图2是简要地表示图1中的上部电极的外侧电极附近的结构的放大截 面图。该基板处理装置构成为使用等离子体对作为基板的半导体晶片 实施RIE (Reactive Ion Etching:活性离子蚀刻)。
在图1和图2中，基板处理装置10包括圆筒形状的处理室ll; 和配置在该处理室11内的、用于载置例如直径为300mm的半导体晶 片(以下简单称为"晶片")W的作为载置台的圆柱状的基座12。
在基板处理装置10中，由处理室11的内侧壁和基座12的侧面， 形成起到作为将后述的处理空间S的气体排出到处理室11外的流路的 作用的排气流路13。在该排气流路13的中途配置有排气板(排气环) 14。
排气板14是具有多个贯通孔的板状部件，起到将处理室11划分 为上部和下部的划分板的作用。在由排气板14划分的处理室11的上 部(以下称为"反应室")15如后文所述产生等离子体。此外，在处理 室11的下部(以下称为"排气室(歧管、总管(manifold))") 16连接 有将处理室ll内的气体排出的排气管17、 18。排气板14捕捉或者反 射在反应室15内产生的等离子体，防止其向歧管16泄漏。
排气管17上连接有TMP (Turbo Molecular Pump:涡轮分子泵) (未图示)，排气管18上连接有DP (DryPump:干式泵)(未图示)， 这些泵对处理室11内进行抽真空以实施减压。具体而言，DP将处理 室11内从大气压减压至中等真空状态(例如，1.3X10Pa (O.lTorr)以 下)，TMP与DP协作将处理室11内减压至比中等真空状态更低压力 的高真空状态(例如，1.3X10—3Pa (1.0X10—5Torr)以下)。其中，处 理室ll内的压力由APC阀(未图示)进行控制。
在处理室11内的基座12上，分别通过第一匹配器21和第二匹配 器22连接第一高频电源19和第二高频电源20。第一高频电源19施加 比较高的频率，例如向基座12施加60MHz的高频电力，第二高频电 源20施加比较低的频率，例如向基座12施加2MHz的高频电力。由 此，基座12起到作为向该基座12与后述的喷淋头30之间的处理空间s施加高频电力的下部电极的作用。
此外，在基座12上配置有在内部具有静电电极板23的圆板状的 由绝缘性材料构成的静电卡盘24。在基座12上载置晶片W时，该晶 片W被配置在静电卡盘24上。该静电卡盘24中，在静电电极板23 上电连接有直流电源25。在静电电极板23上施加正的直流电压时，在 晶片W的静电卡盘24—侧的面(以下称为"背面")上产生负电压， 在静电电极板23和晶片W的背面之间产生电位差，由该电位差引起 的库仑力或者约翰逊，拉别克力，使晶片W被吸附保持在静电卡盘24 上。
此外，在基座12上，以包围被吸附保持的晶片W的方式，载置 有圆环状的聚焦环26。聚焦环26由导电性部件例如硅构成，使等离子 体向晶片W的表面收聚，提高RIE处理效率。
此外，在基座12的内部，设置有例如在圆周方向延伸的环状的冷 却介质室27。从冷却单元(未图示)通过冷却介质用配管28向该冷却 介质室27循环供给例如冷却水、GALDEN (注册商标)液。由该低温 的冷却介质冷却的基座12隔着静电卡盘24冷却晶片W和聚焦环26。
静电卡盘24的上面的吸附保持晶片W的部分(以下称为"吸附 面")开口有多个传热气体供给孔29。这多个传热气体供给孔29将作 为传热气体的氦气(He)通过传热气体供给孔29供给吸附面与晶片W 的背面的间隙。被供给到吸附面与晶片W的背面的间隙的氦气将晶片 W的热有效地传递到静电卡盘24。
在处理室11的顶部配置有喷淋头30。该喷淋头30包括向处理 空间S露出并与载置在基座12上的晶片W (以下称为"载置晶片W") 相对置的上部电极31 (电极构造)、由绝缘性部件构成的绝缘板32、 通过该绝缘板32垂吊(安装、悬挂安装)上部电极31的电极垂吊体 (电极安装体)33，上部电极31、绝缘板32和电极垂吊体33依次重 叠。
电极垂吊体33在内部具有缓冲室39。缓冲室39是圆柱状的空间， 由圆环状的密封件例如O形环40划分为内侧缓冲室39a和外侧缓冲室 39b。
内侧缓冲室39a连接有处理气体导入管41，外侧缓冲室3%连接有处理气体导入管42，处理气体导入管41、 42分别向内侧缓冲室39a 和外侧缓冲室39b导入处理气体。
处理气体导入管41、 42因为分别具有流量控制器(MFC)(未图 示)，所以向内侧缓冲室39a和外侧缓冲室39b导入的处理气体的流量 被分别独立地控制。此外，缓冲室39通过电极垂吊体33的气孔43、 绝缘板32的气孔44和上部电极31的气孔36与处理空间S连通，导 入内侧缓冲室39a和外侧缓冲室39b的处理气体被供给到处理空间S。 此时，通过调整导入内侧缓冲室39a和外侧缓冲室39b的处理气体的 流量来控制处理空间S的处理气体的分布。
在该基板处理装置10中，在对载置晶片W实施RIE处理时，喷 淋头30将处理气体供给处理空间S，第一高频电源19通过基座12向 处理空间S施加60MHz的高频电力，并且第二高频电源20向基座12 施加2MHz的高频电力。此时，处理气体由60MHz的高频电力激励成 为等离子体。此外，由于2MHz的高频电力在基座12产生偏置电压， 等离子体中的阳离子、电子被吸引到载置晶片W的表面，对该载置晶 片W实施RIE处理。
但是，为了在处理空间中局部地控制电子密度分布，研发有将上 部电极分割为与晶片的中心部相对置的内侧电极和与晶片的周缘部相 对置的外侧电极，而分别独立地对内侧电极和外侧电极施加负极性的 直流电压的方法。在该方法中，对外侧电极施加与内侧电极的值不同 的直流电压，独立地控制处理空间中与外侧电极相对置的部分的电子 密度和与内侧电极相对置的部分的电子密度。
关于该方法，本发明的发明人等得出以下结论通过R正处理的 实验，在增加外侧电极与处理空间的相对置面的表面积(以下称为"外 侧电极表面积")时，处理空间中与外侧电极的相对面相对置的部分(以 下称为"外侧电极相对置部分")的电子密度上升，其结果，晶片的周 缘部的蚀刻速率上升(参照图3)。
此外，本发明的发明人等还得出以下结论当增加施加到外侧电 极的直流电压的值，正如所料，果然外侧电极相对置部分的电子密度 上升，其结果，晶片的周缘部的蚀刻速率上升。具体而言，在将施加 到内侧电极的直流电压的值维持在300V的状态下，使施加到外侧电极的直流电压的绝对值从300V上升到900V时，确认到晶片的周缘部的 蚀刻速率上升大约7% (参照图4)。
但是，在通常的基板处理装置中，由于在外侧电极的周边存在其 他处理室结构部件，所以大多难以将外侧电极表面积增加到某值以上。 此外，由于直流电源的性能等的制约，也大多难以使施加到外侧电极 的直流电源的值上升到某值以上。BP，要在处理空间中与晶片的周缘 部相对置的部分使电子密度充分上升通常是困难的。
在基板处理装置10中，对应于此，上部电极31具有与载置晶片 W的中心部相对置的内侧电极34和包围该内侧电极34且与载置晶片 W的周缘部相对置的外侧电极35,外侧电极35具有与载置晶片W平 行的第1 二次电子发射面35a (第一面)和相对于该第1 二次电子发射 面35a向着载置晶片W倾斜的第2二次电子发射面35b (第二面)。第 1 二次电子发射面35a和外侧电极35b分别指向载置晶片W的周缘部。
在此，内侧电极34例如由直径300mm的圆板状部件构成，具有 在厚度方向上贯通的多个气孔36。外侧电极35由外径380mm且内径 300mm的圆环状部件构成。内侧电极34和外侧电极35由导电性或半 导电性材料例如单晶硅构成。
此外，在上部电极31中，内侧电极34与第一直流电源37连接， 外侧电极35与第二直流电源38连接，对内侧电极34和外侧电极35 分别独立地施加直流电压。
基板处理装置10中，在RIE处理的期间，第一直流电源37和第 二直流电源38对上部电极31的内侧电极34和外侧电极35施加负的 直流电压。此时，处理空间S中的等离子体中的阳离子被吸引到内侧 电极34、外侧电极35。被吸引到的阳离子对内侧电极34和外侧电极 35的构成原子中的电子赋予能量，当被赋予的能量超过某个值时，构 成原子中的电子作为二次电子从内侧电极34的表面、外侧电极35的 第1 二次电子发射面35a和第2二次电子发射面35b发射出来。
如上所述，内侧电极34为圆板状部件，因为仅仅与载置晶片W平 行的表面向处理空间S露出，所以从该表面发射的二次电子从载置晶 片W的中心部到周缘部大致均匀分布。其结果，遍及载置晶片W的 的整个面促进RIE处理。外侧电极35的第1 二次电子发射面35a和第2 二次电子发射面35b 如上所述，由于均指向载置晶片W的周缘部，所以从第l二次电子发 射面35a和第2 二次电子发射面35b发射出来的二次电子在载置晶片 W的周缘部的正上方重叠。其结果，在载置晶片W的周缘部的正上方 能够使电子密度充分上升，促进在载置晶片W的周缘部的RIE处理。
其中，上述的基板处理装置IO的各结构部件的动作由基板处理装 置10所具备的控制部(未图示)的CPU控制。
根据本实施方式的作为电极构造的上部电极31，在与载置晶片W 的周缘部相对置的外侧电极35上连接有第二直流电源38而被施加直 流电压。当对外侧电极35施加直流电压时，该外侧电极35吸引等离 子体中的阳离子而发射出二次电子。其结果，能够使处理空间S的载 置晶片W的周缘部的正上方的电子密度充分上升。此外，连接第二直 流电源38的外侧电极35具有与载置晶片W平行的第1 二次电子发射 面35a和相对于该第1 二次电子发射面35a向着载置晶片W倾斜的第 2 二次电子发射面35b，从第1 二次电子发射面35a和第2 二次电子发 射面35b发射出二次电子。第1 二次电子发射面35a和第2 二次电子 发射面35b由于均指向载置晶片W的周缘部，所以能够使载置晶片W 的周缘部的正上方的电子密度充分上升，能够促进在载置晶片W的周 缘部的RIE处理。
对于上述的上部电极31，由于能够不增加外侧电极35的与晶片W 的相对面的面积而使载置晶片W的周缘部的正上方的电子密度充分上 升，因此不需要加大外侧电极35。其结果，能够削减高价的单晶硅的 使用量，从而能够降低上部电极31的制造成本。
此外，在上述的上部电极31中，不仅第1 二次电子发射面35a， 第2 二次电子发射面35b也指向载置晶片W的周缘部，但是第2 二次 电子发射面35b也可以不指向载置晶片W的周缘部，例如，第2二次 电子发射面35b也可以相对于第1 二次电子发射面35a垂直。在这样 的情况下，也因为处理空间S中与载置晶片W的周缘部相对置的部分 发射出来的二次电子重叠，所以在与载置晶片W的周缘部相对置的部
分能够使电子密度充分上升。
而且，第2二次电子发射面35b不必要是平面，也可以是指向载置晶片W的周缘部的抛物面。在这样的情况下，能够从第2二次电子 发射面35b向着载置晶片W的周缘部集中地发射出二次电子，从而能 够进一步使载置晶片W的周缘部的正上方的电子密度充分上升。
其中，在上述的本实施方式中，实施蚀刻处理的基板是半导体晶 片W，但是实施蚀刻处理的基板不限于此，例如，也可以是LCD(Liquid Crystal Display:液晶显示)、FPD (Flat Panel Display:平板显示)等 的玻璃基板。实施例
接着对本发明的实施例进行说明。 实施例1
首先，本发明的发明人在基板处理装置10中对载置晶片W实施 RIE处理，计测出该RIE处理的载置晶片W的周缘部的蚀刻速率，将 其结果用描绘在图5的图表中。
比较例l、 2
接着，本发明的发明人，取代外侧电极35，准备仅具有与载置晶 片W平行的表面且该表面的面积相互不同的2个外侧电极。然后，用 所准备的各个外侧电极替换基板处理装置10中的外侧电极35，并对载 置晶片W实施RIE处理，计测出该RIE处理的载置晶片W的周缘部 的蚀刻速率，将其结果用" "描绘在图5的图表中。
图5的图表的横轴表示外侧电极的表面积。此处，外侧电极的表 面积相当于实施例1中的第1 二次电子发射面35a和第2 二次电子发 射面35b的面积的合计值、比较例1、 2中的与载置晶片W平行的表 面的面积。此外，在图5的图表中，橫轴表示将比较例1的外侧电极 的表面积作为1时的实施例1和各比较例的外侧电极的表面积，纵轴 表示将比较例1的蚀刻速率作为1时的实施例1和各比较例的蚀刻速 率。由图5的图表可知，相比于增加外侧电极的表面积，通过设置相 对于第1 二次电子发射面35a倾斜的第2 二次电子发射面35b能够更 有效地使载置晶片W的周缘部正上方的电子密度充分上升，能够促进 在载置晶片W的周缘部的RIE处理。
权利要求
1. 一种电极构造，该电极构造被配置在对基板实施等离子体处理的基板处理装置所具备的处理室内，在该处理室内与载置在载置台上的所述基板相对置，其特征在于该电极构造包括与所述基板的中心部相对置的内侧电极和与所述基板的周缘部相对置的外侧电极，其中，所述内侧电极与第一直流电源连接，并且所述外侧电极与第二直流电源连接，所述外侧电极具有与所述基板平行的第一面和相对于该第一面倾斜的第二面。
2. 根据权利要求l所述的电极构造，其特征在于-所述第一面和所述第二面指向所述基板的周缘部。
3. —种基板处理装置，该基板处理装置对基板实施等离子体处理， 其特征在于，包括收容所述基板的处理室；配置在该处理室内、用于载置所述基板的载置台；禾口配置在所述处理室内、并且与载置在所述载置台上的所述基板相 对置的电极构造，所述电极构造包括与所述基板的中心部相对置的内侧电极和与所 述基板的周缘部相对置的外侧电极，所述内侧电极与第一直流电源连接，并且所述外侧电极与第二直流电源连接，所述外侧电极具有与所述基板平行的第一面和相对于该第一面倾 斜的第二面。
4. 根据权利要求3所述的基板处理装置，其特征在于所述第一面和所述第二面指向所述基板的周缘部。
全文摘要
本发明提供能在处理空间与基板的周缘部的相对部分使电子密度上升的电极构造和基板处理装置。配置在对晶片(W)实施RIE处理的基板处理装置(10)所具备的处理室(11)内且在该处理室(11)内与载置在基座(12)上的晶片(W)相对的上部电极(31)包括与载置在基座(12)上的晶片(W)的中心部相对的内侧电极(34)和与该晶片(W)周缘部相对的外侧电极(35)，内侧电极(34)连接第一直流电源(37)，外侧电极连接第二直流电源(38)，外侧电极具有与载置在基座(12)上的晶片(W)平行的第1二次电子发射面(35a)和相对该第1二次电子发射面(35a)向着晶片(W)倾斜的第2二次电子发射面(35b)。
文档编号H05H1/24GK101546700SQ200910129460
公开日2009年9月30日 申请日期2009年3月20日 优先权日2008年3月27日
发明者中山博之, 增泽健二, 岩田学, 本田昌伸 申请人:东京毅力科创株式会社