记录头的元件基体和具有该元件基体的记录头的制作方法

专利名称：记录头的元件基体和具有该元件基体的记录头的制作方法
技术领域：
本发明涉及一种记录头的元件基体和具有该元件基体的记录头， 尤其是涉及将沿规定方向排列、分割成多个每个数量一定的组的多个 记录元件、和用于驱动各记录元件的驱动电路设置在同一元件基体上 的记录头的元件基体的布置。
背景技术：
例如，作为字处理器、个人电脑、传真机等的信息输出装置，就 将期望的文字或图像等信息记录在纸或薄膜等薄片状记录媒体中的记 录装置而言，从廉价、容易小型化的观点看， 一般广泛使用边沿着与 纸等记录媒体的传送方向成直角的方向往复扫描边进行记录的串行记 录方式。就这种记录装置所使用的记录头的结构而言，举例说明基于利用 热能进行记录的喷墨方式的记录头。喷墨记录头在连通于喷出墨水液 滴的喷出口(喷嘴)的部位设置发热元件(加热器)，作为记录元件，向发 热元件施加电流，使之发热，使墨水发泡，喷出墨水液滴，进行记录。 这种记录头容易高密度配置多个喷出口、发热元件(加热器)，从而可 得到高精细的记录图像。这种记录头为了高速进行记录，期望同时驱动尽可能多的加热 器。但是，电源的电流提供能力有限，由于电流增大、布线的寄生阻 抗引起的电压下降增大，不能向加热器提供期望的能量，并且可同时
驱动的加热器数量有限。因此，将多个加热器分割成组，错开时间进 行驱动(时分驱动)，以便组内的加热器不同时驱动，抑制瞬间流过的 电流的最大值。USP6520613(特开平9-327914号公报)中公开了进行这种驱动的 电路结构的实例。在USP6520613(特开平9-327914号公报)中公开的电路结构中， 当以每次M个共分N次来时分驱动MxN个加热器时，通过存储M 个数据的寄存器的输出与N个块选择信号输出的逻辑与，选择任意的 加热器，进行矩阵驱动。该结构可缩小电路规模，在时间上分割数据 来传输，所以具有误操作少的优点。图7是表示这种元件基体上的驱动电路构成例的电路图。图7中， 101是作为记录元件的加热器，102是驱动各加热器的晶体管，103、 104是由逻辑信号输入来取逻辑与的AND电路，105是解码从打印机 主体提供的X比特的块控制信号后、在N条块选择线中选择1条的 X N解码器，106是移位寄存器和锁存电路，同步于CLK信号地存 储以串行信号从打印机主体传输的X比特的块控制信号，并由LT信 号保持。加热器IOI、晶体管102、 AND电路103、 104各N个形成一个 组Gl，并被分割成由该各N个元件形成的组G1-GM的M个组。1001 是移位寄存器和锁存电路，包含依次存储同步于从打印机主体提供的 时钟信号CLK串行传输的记录数据的M比特的移位寄存器、和按照 锁存信号LT来保持串行数据的锁存电路，从移位寄存器和锁存电路 1001中输出M条数据信号线1002。N条块选择线107分别连接于构成组G1 GM的N个AND电路 104的输入上。AND电路104的另一输入在组内被共同连接，在该共 同连接的布线上分别连接数据信号线。用图8的时间图来说明图7的驱动电路的动作。图8的时间图对 应于用于变为可从MxN个加热器中选择一次任意加热器的状态的1 个序列(l个喷出周期)。即，将可再次驱动地选择同一加热器之前的周
期设为l个周期。首先，用同步于时钟信号CLK的DATA信号，将对应于图像数 据的M比特的数据串行传输给移位寄存器和锁存电路1001。接着， 当锁存信号LT变为"High"(高电平)时，保持输入的串行数据，输出 到数据线1002。 M条数据线1002的定时对应于图8中的DATAOUT 信号，M条数据线中对应于图像数据的任意数据线变为"High"。同样，X比特的块控制信号也同步于时钟信号CLK，被串行传 输给移位寄存器和锁存电路106，之后，当锁存信号LT变为"High" 时，将X比特的块控制信号保持在解码器105中。从解码器105输出 到块选择线107的定时对应于图8的选择块的块使能信号BE信号的 定时，利用X比特的块控制信号，在块选择线107的N条输出中，选 择任一个输出，变为"High"。由AND电路来选择共同连接一条块选择线的、M个驱动电路中 DATAOUT变为"High"的任意加热器。按照HE信号，在选择到的加 热器中流过电流I，驱动加热器。通过依次重复N次以上动作，按每次M个共N次的定时，时分 驱动MxN个加热器，由此可对应于图像数据，选择所有加热器。即，将MxN个加热器分割成由N个加热器构成的M个组，纽* 内的加热器按N次的定时分割1个序列的时间，以便不同时驱动两个 以上的加热器，并进行控制，以便在分割的时间内同时驱动M比特的 图像数据。将图7的驱动电路高效配置在以半导体为原料的元件基体上的布 置方法例如公开于特开平11-300973号公报中。图9表示将图7的电路布置在元件基体上的实例。从元件基体中 央的墨水提供口 701，将从元件基体背面提供的墨水通过提供口提供 给形成加热器的元件基体上面。提供给加热器的墨水通过加热加热器 并使墨水发泡，从形成于元件基体上面的喷嘴，沿垂直于元件基体上 面的方向喷出。图9所示的布置示出在墨水提供口 701的两侧对称配置2列由
MxN个构成的加热器组702的情况。图9中，在元件基体上与加热器组702的排列方向交叉的方向的 两侧边(短边侧)，设置用于与装置主体电连接的焊盘部709、 710，在 焊盘部与加热器和驱动电路组703、 704之间，配置移位寄存器、锁存 和解码器电路707、708。来自移位寄存器、锁存电路和解码器电路707、 708的数据输出线705和块选择线706相对加热器组702平行配置， 分别由M条数据线和N条块选择线构成。当说明图7的电路图的各构成要素与图9的布置中的各区域的对 应时，加热器101形成为702，晶体管102形成于703， AND电路103 和104形成于704，数据线1002形成于705，块选择线107形成于706， 移位寄存器和锁存电路106与解码器105形成于707，移位寄存器和 锁存电路1001形成于708。为了对应于进一步的高画质化、高速化的请求，当记录头的记录 元件(加热器数量)增加时，产生以下问题。在矩阵驱动上述MxN个加热器的情况下，对应于加热器数量的 增加，有必要增加M条数据线与N条块选择线之一或双方的布线。此时，若增加确定加热器的驱动频率的、1块内的加热器数量N， 则来自一个喷嘴的墨水的喷出频率会下降，所以不能增加N。为了增 加喷嘴数量并执行高速打印，不得不通过使作为数据布线数量、对应 于组数量的M增加、同时增加喷出的喷嘴数量来对应，结果，在元件 基体状的电路布置中，平行于加热器列的数据线的布线区域705的短 边方向的长度增大。通常，因为沿墨水提供口来配置加热器，所以为了有效适用元件 基体面积，加热器数量多的元件基体的形状为加热器列的排列方向长 度长、与之交叉的方向短的长方形。当对应于加热器数量的增加、平行于加热器列的布线区域的短边 方向的长度增大时，长方形的元件基体的短边侧的长度变长。由于元件基体上的电路被埋入作为原料的半导体晶片中，所以为 了降低元件基体的成本，必需缩小元件基体面积、增加从每枚晶片取
得的元件基体的个数。但是，当长方形的板状元件基体(元件基板)的短边方向的长度变 长时，不仅元件基体面积增大，而且从每枚晶片取得的个数明显减少， 每枚元件基体的成本上升。发明内容本发明的目的在于提供一种即便记录元件的数量增大、面积也不 增大的记录头元件基体。本发明的另一目的在于提供一种具有即便记录元件的数量增大、 面积也不增大的记录头元件基体的记录头。为了实现上述目的，作为本发明一方式的记录头的元件基体具有沿规定方向排列的多个记录元件；用于驱动记录元件的驱动电路； 元件选择电路，对以邻接的规定数量的记录元件为单位的每个组，根 据图像数据，选择各组内的记录元件；和选择各组内的记录元件之一 的驱动选择电路，邻接于各组的驱动电路来配置元件选择电路与驱动 选择电路至少一方。即，在本发明中，在记录头的元件基体中配备沿规定方向排列 的多个记录元件；用于驱动记录元件的驱动电路；元件选择电路，对 以邻接的规定数量的记录元件为单位的每个组，根据图像数据，选择 各组内的记录元件；和选择各组内的记录元件之一的驱动选择电路， 邻接于各组的驱动电路来配置元件选择电路与驱动选择电路至少一 方。此时，在记录元件的数量增大时，通过仅记录元件的排列方向的 长度增大，与记录元件的排列方向交叉的方向的长度不增大。因此，在记录元件的数量增大时，从每枚晶片取得的个数不会明 显减少，可抑制每枚元件基体的成本上升。另外，在以前的配置中，随着布线变长，阻抗或电感增大，随之 而来的是容易因信号延迟或噪声而产生误操作，但根据本发明，通过 邻接于对应的驱动电路来设置元件选择电路与驱动选择电路至少一
方，从而可缩短信号线的布线距离，高速传输数据，同时，相对于信 号延迟或噪声引起的误操作的可靠性也提高。最好规定方向是设置在元件基体上的、提供墨水用的长孔形状的 墨水提供口的长度方向，从墨水提供口侧顺序配置记录元件与驱动电 路。此时，最好在元件基体的所述墨水提供口的两侧分别配置记录元 件与驱动电路。另外，最好在与规定方向交叉的元件基体的边侧设置 用于电连接的焊盘部。并且，最好从墨水提供口侧，分别顺序配置记 录元件、驱动电路与元件选择电路。另外，最好在分别对应于邻接的所述组的驱动电路之间，配置元 件选择电路。最好邻接于元件选择电路、或在分别对应于邻接组的驱动电路各 自之间，设置驱动选择电路。另外，最好对应于各组的驱动电路与元件选择电路在各组中的记 录元件的排列方向的长度以内并列地配置。最好与对应组的元件选择电路成一列地、或与对应组的元件选择 电路并列地配置驱动选择电路。最好记录元件包含产生用于喷出墨水的热能的热换能器。最好元件选择电路构成为包含移位寄存器与锁存器，例如包含1 比特的移位寄存器与锁存器，串行连接各元件选择电路。最好驱动电路对应于各记录元件，具有驱动用晶体管和AND电路。最好驱动选择电路构成为包含解码器。另外，作为本发明的另一方式，有具有上述记录头元件基体的记录头。该记录头最好构成为在各记录元件中配备热换能器，产生用于从 对应于各记录元件的喷出口喷出墨水的热能。作为本发明的再一方式，有记录头托架，该托架具有上述记录头 和保持用于提供给该记录头的墨水的墨水容器，和记录装置，该装置具有上述记录头和对该记录头提供记录数据的控制单元。结合附图，本发明的其它特征和优点将从下面的描述中变得显而 易见，其中，在所有图中，相同的参考符号表示相同或相似的部分。


并入并构成说明书一部分的

发明的实施例，并且与该描 述一起，解释发明的原理。图l是本发明第1实施方式的记录头的电路图。图2是表示图1的电路状态的时间图。图3是表示图1的电路元件基体上的布置例的图。图4是表示图1的电路元件基体上的另一布置例的图。图5是本发明第3实施方式的记录头的电路图。图6是表示图5的电路元件基体上的布置例的图。图7是现有记录头的电路图。图8是表示图7的电路各信号状态的时间图。图9是表示图7的电路元件基体上的布置的图。图10是表示由本发明的记录头执行记录的喷墨记录装置的示意结构的外观斜视图。图ll是表示图IO所示记录装置的控制结构框图。图12是表示用于图IO记录装置的记录喷墨记录头的机械结构的分解斜视图。图13是表示一体构成墨水罐与记录头的记录头托架的结构的外 观斜视图。图14是表示可分离地构成墨水罐与记录头的记录头托架的结构 的外观斜视图。图15是表示1比特的移位寄存器和锁存电路的电路结构的具体 例的图。图16是表示本发明第4实施方式的配置的图。图17是表示本发明第5实施方式的电路结构的图。
图18是表示本发明第5实施方式的配置图。 图19是表示使时分数量N与组数量M变化时的移位寄存器的数 量、解码器的数量和总面积的关系的表。图20是表示图19的N和M与总面积的关系的曲线。图21是表示第5实施方式的变形例的电路结构图。图22是表示第5实施方式的变形例的元件基体上布置实例的图。图23是表示本发明笫6实施方式的电路结构图。图24是表示第6实施方式的元件基体上的布置例的图。图25是表示第6实施方式的变形例的电路结构图。图26是表示第6实施方式的变形例的元件基体上的布置例的图。图27是表示本发明的笫7实施方式的电路结构图。图28是表示第7实施方式的元件基体上的布置例的图。图29是表示解码器的电路结构图。图30是表示图29的解码器的真值表的图。图31是表示解码器的电路结构的其它实例的图。具体实施方式

现在，参照附图来详细说明本发明的最佳实施例。值得注意的是， 下面实施例中描述的每个构造元件仅是一实例，并不意味着限制本发 明的范围。在该说明书中，"基底"(此后也称为"元件板")不仅包括由硅半导 体制成的基板，而且包括支承元件和连接线的基板。此外，基底的形 式可以是板或芯片类基底。另外，"在基底上"除了"在基底上"之外，还意味着"基底的表面" 或"接近其表面的基底的内側"。本发明中的"安装"并不代表将分隔元 件筒单地布置在基座上，而是指通过半导体电路制造工序将元件集成 形成/制造于基底上。(第1实施方式)说明本发明记录头的第1实施方式。图l是记录头的电路图，通
过存储M个数据的寄存器的输出与N个作为解码器信号输出的块选 择信号的逻辑与，选择任意加热器，执行矩阵驱动，以便每次M个共 N次地时分驱动MxN个加热器，埋入元件基体中。图1中，101是作为记录元件的加热器，102是驱动各加热器的 晶体管，103、 104是根据逻辑信号输入来取逻辑与的AND电路，105 是解码从打印机主体提供的X比特的块控制信号后、在N条块选择线 中选择1条的X N解码器，106是移位寄存器和锁存电路，同步于 CLK信号，存储从打印机主体串行传输的块控制信号，并由LT信号 保持。在本实施方式中，示出每个组具有各l比特移位寄存器与锁存器 的结构，该组的单位将被同时驱动的加热器为一个设为单位。加热器 101、晶体管102、 AND电路103、 104各N个形成一个组G1，并被 分割成由该各N个元件形成的组G1 GM的M个组。108是同步于从 打印机主体提供的时钟信号CLK、串行传输并存储记录数据的1比特 的移位寄存器、和按照锁存信号LT来保持串行数据的移位寄存器和 锁存电路。对应于组G1 GM，有M个移位寄存器和锁存电路108， 将第l移位寄存器和锁存电路的输出连接于第2移位寄存器和锁存电 路的输入上，将第2移位寄存器和锁存电路的输出连接于第3移位寄 存器和锁存电路的输入上，以后同样，串行连接M个移位寄存器和锁 存电路108。构成为各组中不同时驱动多个加热器。各移位寄存器和锁存电路108的输出共同连接于对应组G1-GM 各自的AND电路104的输入上。N条块选择线107分别连接于构成组G1 GM的N个AND电路 104的对应输入上。在图1的电路中，移位寄存器和锁存电路108对应于各组，存储、 保持1比特的数据，各组的M个移位寄存器通过彼此连接，整体构成 M比特的移位寄存器。图15中示出图1的106的1比特移位寄存器和锁存电路的电路 结构具体例。
在本例中，移位寄存器和锁存电路由反相器电路、緩冲器电路、模拟开关电路构成。移位寄存器同步于CLK信号的上升沿，向 S/ROUT端子依次输出从DATA端子输入的信号。在S/R OUT端子 上连接锁存电路的输入，通过EN端口变为"High"，向LTOUT输出 S/ROUT信号，之后，通过EN端口变为"Low，，，保持LTOUT的输 出。用图2的时间图来说明图1的驱动电路的动作。图2的时间图与 在先说明的一样，对应于从MxN个加热器中可一次驱动地选择任意 加热器的1个序列(l个喷出周期)。首先，同步于时钟信号CLK，将对应于图像数据的M比特的数 据串行传输给移位寄存器和锁存电路108，作为DATA信号。接着， 若锁存信号LT变为"High"，则保持输入的串行数据，从移位寄存器 和锁存电路108中输出。M个移位寄存器和锁存电路108的输出对应 于图2的DATAOUT， M条输出线中、对应于图像数据的任意数据线 变为"High"。同样，也同步于时钟信号CLK，将X比特的块控制信号串行传 输给移位寄存器和锁存电路106，接着，锁存信号LT变为"High"， 将X比特的块控制信号保持在解码器105中。从解码器105输出到块 选择线107的定时对应于图8的BE定时，通过X比特的块控制信号， 选择输出线107的N条输出中任一输出，变为"High"。通过AND电路104，选择共同连接一条块选择线107的M个驱 动电路中、DATAOUT变为"High，，的任意加热器。在选择到的加热器 中，按照HE信号，流过电流I，驱动加热器。通过依次重复N次以上动作，以每次M个共N次的定时时分驱 动MxN个加热器，由此可选择全部连接器。另外，在时分M个数据 并进行驱动的情况下，也可进一步对例如第偶数个与第奇数个加热器 各分配N次来进行驱动，在该情况下，也规入将数据分成N次进行驱 动的范畴。上面就图l和图2说明的电路的逻辑动作与作为现有例就图7和
图8说明的电路的逻辑动作没有任何变化。即，本实施方式的电路结 构是由M个1比特的移位寄存器和锁存电路108来构成图7的M比 特移位寄存器和锁存电路1001,逻辑动作一样。图3表示图1的电路在元件基体上的实际布置的实例。图示的布 置示出将由MxN个构成的加热器组302在沿基板的长边方向设置的 长孔状墨水提供口 301两侧对称配置成两列的情况。图3中，在设置于基板中央的墨水提供口的两侧，从提供口，沿 基板的长边方向，分别顺序配置加热器组302、晶体管303、 AND电 路304、块选择线306、移位寄存器和锁存电路305。在元件基体上与加热器组302的排列方向交叉的方向的两侧边 (短边側)，设置用于与装置主体电连接的焊盘部308、 309,在焊盘部 与驱动晶体管和驱动电路组303、 304之间的一方，配置移位寄存器、 锁存和解码器电路307。这里的308、 309概括表示多个焊盘。沿加热 器组302的列的方向(这里指平行)配置来自移位寄存器、锁存电路和 解码器电路307的N条块选择线306。说明图1的电路图的各构成要素与图3的布置中的各区域的对应 关系，分别将加热器101形成于302，将晶体管102形成于303，将 AND电路103和104形成于304，将块选择线107形成于306，将移 位寄存器和锁存电路106和解码器105形成于307，将移位寄存器和 锁存电路108形成于305。图1中的1比特移位寄存器和锁存电路108对应于各个组 G1-GM，分别分散配置在各组的电路区域中，总共配置M个。组 G1-GM分别由N个加热器与晶体管、AND电路和移位寄存器和锁存 电路的驱动电路构成。通常，若以与加热器的排列间距相同的间距来排列晶体管和 AND电路，则从连接各元件的布线阻抗或占有面积来看，效率最高。 若加热器的排列间距与驱动电路的排列间距相同，则各组的加热器的 排列方向的长度为加热器的排列间距乘以N。例如，若设加热器的排列间距为42.3微米(相当于600dpi)，构成
组的加热器的数量N为16，则各组的加热器的排列方向的长度约为 677微米。此时，对应于各组的形成l比特移位寄存器和锁存电路108 的区域305的长边方向长度为677微米，可将形成移位寄存器和锁存 电路108的区域305的元件基体在短边方向的长度变得非常短。因此，以前当对应于加热器数量的增加而增加组的数量时，图9 的数据线的布线区域705在短边方向的长度增大，但在本实施方式中， 由于采取图3所示布置，所以即使组数量增加，也不必变更各组在短 边方向的长度，可通过仅增长元件基体在长边方向的长度来对应。(第2实施方式)下面，说明本发明记录头的第2实施方式。在以下的说明中，对 与上述第1实施方式一样的部分，省略说明，主要说明第2实施方式 的特征部分。第2实施方式的记录头的电路与图1所示第1实施方式一样，第 2实施方式与第1实施方式的不同之处在于元件基体上的布置。图4是与图3—样表示第2实施方式的元件基体上的实际布置的 图。在图3所示的第1实施方式的布置冲，示出挎各组的加热器的排 列方向的长度、与对应的驱动电路的长边方向的长度设为相同间距的 情况，但第2实施方式的布置示出相对于各组的加热器的排列方向的 长度，可将对应的驱动电路的长边方向长度变窄时的布置例。图4中，在沿基板的长边方向设置于基板中央的墨水提供口 401 的两侧，从提供口，沿基板的长边方向，分别顺序配置由MxN个构 成的加热器组402、晶体管403、 AND电路404、块选择线406。在元 件基体上与加热器.402的排列方向交叉的方向的两侧边(短边侧)，设 置用于与装置主体电连接的焊盘部408、 409，在焊盘部与驱动晶体管 和驱动电路组403、 404之间的一方，配置移位寄存器、锁存和解码器 电路407。平行于加热器组402来配置来自移位寄存器、锁存电路和 解码器电路407的N条块选择线406。说明图l的电路图的各构成要素与图4的布置中的各区域的对应 关系时，分别将加热器101形成于402，将晶体管102形成于403，将
AND电路103和104形成于404，将块选择线107形成于406，将移 位寄存器和锁存电路106和解码器105形成于407,将移位寄存器和 锁存电路108形成于405。在本实施方式中，相对于各组的加热器的排列方向的长度，缩短 驱动电路的长边方向长度，将其余的区域作为形成移位寄存器和锁存 电路108的区域405，配置在与加热器的排列方向交叉的方向(即短边 方向)。图4中，与图3的配置垂直地配置移位寄存器和锁存电路405。 具体而言，配置成移位寄存器和锁存电路405的长度方向平行于元件 基板的短边方向，配置于属于不同组的晶体管403和AND电路404 之间。若釆取该布置，则即便组的数量对应于加热器数量的增加而增 加，构成各组的区域面积也与组数量无关地成为恒定，元件基体的短 边方向长度不增大。(第3实施方式)下面，说明本发明的记录头的第3实施方式。在以下的说明中， 对与上述第1和第2实施方式一样的部分省略说明，主要说明第3实 施方式的特征部分，图5是表示第3实施方式的电路图，对应于每个加热器来设置解 码器电路501。在图l的第l实施方式中，对由N个加热器构成的M 个组共同设置X N解码器电路105,将N条块选择线从解码器电路 105的输出连接于各组的AND电路上，在组内选择任意加热器。相反， 在图5中，将X条块控制信号线502从X比特的移位寄存器106的输 出连接于对组内的各个加热器设置的解码器电路501上，选择组内的 加热器。关于图5的加热器选择的逻辑动作与图1的第1实施方式无 任何变化。与图5中用于选择组内的加热器的块控制信号线502为X条相 反，图1情况下的块选择线107需要N条。例如，在组内的加热器数 量为16个的情况下，在图l的情况下，块选择线107需要16条，相 反，在图5中，块控制信号线502为4条布线。因此，在图5的构成
中，可大幅度减少涉及加热器选择的布线，尤其是当组内的加热器数 量增加时，布线减少的效果进一步增大。图6表示图5电路的元件基体上的实际的布置实例。与图3中块 选择线306由N条布线构成相反，在图6中，X比特移位寄存器601 的块控制信号线602为X条，可使涉及布线的面积中、涉及块选择的布置面积减少o以上说明中示出每一组具有各l比特的移位寄存器和锁存器的结 构，但该组的单位可将同时被驱动的加热器为l个作为单位。(第4实施方式)图16是表示本发明第4实施方式的配置图。如图所示，在本实 施方式中，在组与组之间配置2比特的移位寄存器和2比特的锁存器。图中，1601-1609所示部分分别对应于就第2实施方式说明的图 4的401-409所示部分，但移位寄存器和锁存器电路1605的比特数为 2。由于配置在上下邻接的两个组之间的移位寄存器和锁存器1605具 有2比特的数据，所以可向与其邻接的上下两个组分别提供图像数据。在图4的第2实施方式中，在各组的驱动电路单侧，配置移位寄 存器和锁存器电路，相反，在本实施方式中，仅在图中上下邻接的两 个组之间统一配置移位寄存器和锁存器电路，此外，电气动作与第2 实施方式完全一样。2比特移位寄存器和锁存器电路所占面积比1比 特移位寄存器和锁存器电路的布置面积大，但由于还有可通过将电源 布线等汇集成2比特来共同化的布置部分，所以可抑制成1比特电路 的2倍以下，得到面积效率提高的优点。(第5实施方式)根据上述第1实施方式(图3)所示的、在对应的组附近配置一个 移位寄存器和锁存器电路的电路结构，可在移位寄存器和锁存器电路 的布置中使用与N个加热器配置所需幅度相同的幅度。因此，在时分数量N较多的情况下，移位寄存器和锁存器电路的 布置面积可取得较大，但在N较少的情况下，其面积变小。本实施方式鉴于该关系，进一步提高布置的效率。图17是表示 本实施方式的电路结构图，图18是表示本实施方式的元件基体上的实 际的布置实例图。在本实施方式中，在元件基体的大致中央沿长度方向设置的墨水witt — hv n 'wg ,"厂'r、巧罔u旦 ；yv] \z/丄V1A丄、 wv 〃m w份組,//口器的排列方向平行地在元件基体的长度方向侧面配置对应于各组的移 位寄存器和锁存器电路、解码器电路以及其布线。图17中，101表示加热器，102表示驱动晶体管，103和104表 示逻辑电路，105，表示解码器，106表示X比特的移位寄存器和锁存 器电路，108表示对应于各组的移位寄存器和锁存器电路。另外，图 18表示元件基体上的布置实例。图18中，当说明与图17各部的对应关系时，分别在1801中配 置墨水提供口，在1802中配置加热器101,在1803中配置驱动晶体 管102，在1804中配置逻辑电路103和104，在1805中配置对应于各 组的移位寄存器和锁存器电路108、解码器105，、块选择信号和块控 制信号线，在1808中配置移位寄存器和锁存器电路106。在上述第l实施方式中，与加热器排列方向平行、或在对应于各 移位寄存器的组的附近，配置移位寄存器和锁存器电路，但在本实施 方式中，釆用图17的电路结构，如图18所示，与加热器排列方向平 行地在各组的移位寄存器和锁存器电路108之间配置以前配置在元件 基体端部的解码器105，。与CLK同步，将开始的M比特的DATA输入M比特的移位寄 存器108，在LT信号变为"High，，的定时，发送给邻接的各组的逻辑 电路103和104并保持。将余下的X比特的DATA输入端部的X比特的移位寄存器106， 在LT信号变为"High"的定时，被保持和发送给配置于移位寄存器之 间的N个解码器105，的每个。就N个解码器105，的输出而言，N个解码器105，的每个分别对 应于N条块选择(BE)信号的每条布线。由于N个解码器中、同时输出 High信号的解码器为1个，所以N条中仅1条变为"High"。
在时分数量N较多的情况下，如上所述，各组的幅度变宽，移位 寄存器和锁存器电路108用的配置面积1805可取得宽，所以在本实施 方式中，如图18所示，在剩余的空间中配置解码器105，。
如上所述，根据图17所示电路结构，如图18所示，除移位寄存 器和锁存器外，还可成一列地配置解码器。通过采用这种布置，可在 元件基体上设置例如配置用于使电压或电流稳定化的功能电路等的基 座1810。
但是，如上所述，在时分数量N少的情况下，移位寄存器用的配 置面积1805不能取得宽。研究该分割数量与移位寄存器和锁存器电路 用的配置面积1805的关系。
例如，以间距600dpi来配置256个加热器，时分数量N-16的情 况下，组数量M=16，每组的间距长度方向的幅度约为0.68mm。但是， 在时分数量N为一半、即8的情况下，组数量变为32，每组的幅度变 为一半，约0.34mm。
但是，时分数量N为一半即、8，所需的解码器数量也变为时分 数量为16时的一半，即8个，对于4个移位寄存器，只要插入一个解 码器即可，所以即使幅度小，也可将解码器配置在配置面积1805内。
这样，布置效率会因时分数量N与组数量M、加热器密度与加 热器数量、移位寄存器与解码器的布置面积比不同而发生大的变化。
图19是表示加热器数量为256个、间距为600dpi、移位寄存器 与解码器的布置面积比为2: l的情况下，使时分数量N与组数量M 变化时的移位寄存器(SR)的数据、解码器(DEC)的数量和与总面积(比 率)的关系的表。另外，图20是表示图19的N和M与总面积的关系 的曲线。从这些图可知，时分数量N-16、组数量M-16是可效率最高 地布置的N与M的比例。
在以前的电路结构和布置中，若增大加热器数量使元件基体长尺 寸化，则由于必需增加设置在芯片端部的移位寄存器的比特数量和解 码器数量以及布线条数，所以也必需拓宽芯片短边方向的尺寸。但是， 若釆用本实施方式的电路结构和布置，则即便加热器数量增大、元件
基体长尺寸化，也只要在长边方向增加电路组即可，不必改变布线条 数，不必在短边方向上拓宽芯片幅度。因此，与以前的电路结构和布 置相比，可容易地使电路的布置有效率，可降低元件基体的成本。如图18所示，在本实施方式的元件基体的布置中，由于全部沿 加热器列配置以前配置在基板端部的移位寄存器、解码器、锁存器等 电路，所以可在基板端部制作宽的空间。通过在该空间配置功能电路， 可以与以前一样的元件基体尺寸来实现进一步的高功能化。如上所述，根据本实施方式，即便是加热器数量多的基板，也可 与加热器数量少的情况一样，在基板端部制作宽的空间，所以可在产 生的空间中形成附加功能电路和加热器驱动电路，可进一步高功能化 形成于元件基体上的电路，有利于成本下降。另夕卜，图17中，将构成解码器的电路分散成解码器1、解码器2、... 解码器N来配置，说明该分散配置的解码器105，的结构。图29是表示解码器的电路结构的图，图30表示其真值表。这里， 作为一例，示出4~16(X=4， N-16)的解码器，作为一例。解码器采用 N个(16个)AND电路和在其输入部分别连接X个(0-4个)反相器的结 构。该解码器如图18所示，邻接配置在各组的驱动电路上，作为以一 个AND电路和连接于其输入部上的反相器的结构为单位的N个(16 个)分散的解码器。连接于各AND电路输入部上的反相器因各AND 电路不同而不同，构成对应于图30所示的真值表的连接。在图30的 真值表中，L表示LOW信号，H表示High信号。这样，相对于4比 特的解码器控制信号(CODE0-3)，仅16个AND电路中的特定一个输 出High,输出到各块选择线。下面，作为解码器电路结构的其它实例，示出图31。这里也示出 4~16(X=4， N-16)的解码器，作为一例。在图31的结构中，除4比特 的解码器控制信号(CODE0-3)外，还需要其反转信号。由对于每个解 码器控制信号、配置在移位寄存器输出附近的反相器来生成反转信号。 这样，根据8比特的解码器控制信号，将对应于图30所示真值表的信 号分别连接于4输入(4比特)的AND电路上。另夕卜，N个(16个)AND
电路分别作为构成分散解码器一部分的电路，如图18所示，邻接配置 在各组的驱动电路上。在8比特的解码器控制信号中，就各AND电 路而言，各自连接的4输入信号线不同。在该结构的情况下，如图30所示，在各AND电路的输入附近， 不必连接反相器。即，如图17所示，在分散配置解码器的情况下，在 基体上缠绕的解码器控制信号线数量变为图29结构的一倍，为8条， 但分散的各解码器105，的部分可仅由AND电路构成。从而，尤其是 在使与加热器排列方向(提供口的长孔方向)交叉的基体边长变窄的布 置时有效。并且，即便是在基体整体的面积效率的观点上，图2的构 成与图29的构成相比，由于所用的反相器数量必然少，所以可进行面 积效率好的电路布置。(第5实施方式的变形例)在图18所示的布置例中，与现有例和上述实施方式一样，对照 加热器的配置间隔来配置各驱动晶体管和逻辑电路。此时，若可比加 热器间隔小地配置驱动晶体管和逻辑电路，则可对每个组节约间隔， 形成重新配置电路的空间。本变形例在这种情况下，有效利用在组间产生的空间。图21是 表示本变形例的电路结构的图，图22是表示本变形例的元件基体上的 实际布置例的图。在图21和图22中，为了与上述就第5实施方式说 明的图17和图18的比较容易，向一样的部分附加相同符号。如图22所示，在本变形例中，在作为配置驱动晶体管和逻辑电 路的部分的1803和1804的组间产生的空间中，配置图18中配置在 1805所示部分的解码器105，。即，与图18的解码器的配置垂直地配 置图22中的解码器105，，具体而言，配置成解码器的长度方向与元 件基板的短边方向平行。因此，图1805a所示部分的布置和布线变容 易，也可缩短元件基体的短边方向尺寸。这样，根据本变形例，通过在组间生成的空间中插入分割的解码 器，与第5实施方式相比，可进一步提高电路配置效率。(第6实施方式)在以前的布置中，将移位寄存器和锁存器电路与解码器一起配置 在芯片端部，但在本实施方式中，仅将移位寄存器和锁存器电路与以 前一样配置在端部，对于加热器各组，将解码器配置在与加热器列交 叉的方向上。例如，在设置在元件基体上的功能电路的空间变大，芯片端部的 电路配置空间变小的情况下，或移位寄存器的比特数量多，在端部没 有配置解码器的空间的情况等下，如本实施方式那样，分割后沿加热 器的方向配置解码器是有效的。图23是表示本实施方式的电路结构的图，图24是表示本实施方 式的元件基体上的实际布置例的图。在本实施方式中，在元件基体的大致中央沿长度方向设置的墨水 提供口的两侧，对应配置两列由MxN个构成的加热器组，将对应于 各组的解码器电路配置在与加热器的排列方向正交的方向(驱动晶体管和逻辑电路的延伸方向)上，在元件基体的短边方向的两端部配置移 位寄存器和锁存器电路与功能电路。图23中，101表示加热器，102表示驱动晶体管，103和104表 示逻辑电路，105，表示解码器，110表示移位寄存器和锁存器电路。 另外，在表示布置例的图24中，当说明与图23各部的对应关系时， 分别在2401中配置墨水提供口 ，在2402中配置加热器101，在2403 中配置驱动晶体管102，在2404中配置逻辑电路103和104，在2405 中配置数据线、块选择信号线和块控制信号，在2406中配置解码器 105，，在2407中配置移位寄存器和锁存器电路110，在2409中配置 输入输出用焊盘，在2410中配置功能电路。这样，根据本实施方式，通过在组间生成的空间中插入分割的解 码器，即便是加热器数量多的基板，也可与加热器数量少的情况一样， 在基板端部制作宽的空间，所以可在基板端部产生的空间中形成附加 功能电路，可进一步高功能化形成于元件基体上的电路，有利于成本 下降。(第6实施方式的变形例)
在第6实施方式中，虽在各组用的电路之间配置解码器105，，但 该配置仅在各组的电路可在长边方向节约配置的情况下是可能的。
在本变形例中，在各组间没有插入电路的余地的情况下，在沿加 热器列的方向上配置对应于各组的解码器。图25是表示本变形例的电 路结构的图，图26是表示本变形例的元件基体上的实际布置例的图。 在图25和图26中，为了与上述就第6实施方式说明的图23和图24 的比较容易，对一样的部分附加相同符号。在本变形例中，解码器105， 沿加热器列2401的方向，配置在数据线、块控制信号线和块选择线的 布线区域2405的内部块选择线与块控制信号线之间的2406，。
本变形例也可得到与第6实施方式一样的效果。
(第7实施方式)
在第5实施方式中，在移位寄存器之间插入解码器，以同一列配 置在区域1805内，而在进一步高密度配置连接器的情况下，即便时分 数量N的数量相同，也由于组的配置幅度变窄，所以难以将解码器插 入移位寄存器之间。
另外，在由于半导体加工上的问题使元件的尺寸大的情况下，在 移位寄存器之间也难以插入解码器。
本实施方式中，在这种情况下，平行配置两列解码器和移位寄存器，图27是表示本实施方式的电路结构的图，图28是表示本实施方 式的元件基体上的实际布置例的图。在本实施方式中，在元件基体的大致中央沿长度方向设置的墨水 提供口的两侧，对应配置两列由MxN个构成的加热器组，将对应于 各组的移位寄存器和锁存器电路与解码器电路沿与加热器的排列方向 平行的方向配置在元件基体的侧面上，在元件基体的短边方向的两端 部配置移位寄存器和锁存器电路与功能电路。
图27中，IOI表示加热器，102表示驱动晶体管，103和104表 示逻辑电路，105，表示解码器，106表示X比特的移位寄存器和锁存 器电路，108表示对应于各组的移位寄存器和锁存器电路。另外，在
表示布置例的图28中，当说明与图27各部的对应关系时，分别在2801 中配置墨水提供口 ，在2802中配置加热器101，在2803中配置驱动 晶体管102，在2804中配置逻辑电路103和104，在2805中配置移位 寄存器和锁存器电路108与数据线，在2806中配置块选择信号线和解 码器105，，在2807中配置移位寄存器和锁存器电路106,在2809中 配置输入输出用焊盘，在2810中配置功能电路。这样，本实施方式的电路结构与就第5实施方式说明的图17— 样，但与配置移位寄存器108的区域2805平行地设置配置解码器105， 的区域2806。若采用这种布置，则与第5实施方式相比，基板的短边方向尺寸 变宽，但与第5实施方式一样，由于可使基板端部空出得多，所以可 在基板端部高效形成具有附加功能的功能电路。另外，与第5实施方式一样，在加热器数量增加、基板长尺寸化 的情况下，由于可在长尺寸化的方向上增加电路，所以与以前的电路 结构相比，可高效地进行电路布置配置，降低成本。(其它实施方式)以上实施方式都举例说明了所谓的热泡喷射(戸y^、〉'工'7 卜)(注册商标)方式的喷墨记录头，该记录头使用发热体(加热器)作为 记录元件，急剧加热墨水，使之气化，由产生的气泡的压力使墨水液 滴从孔中喷出，但可知，只要是具有由多个记录元件构成的记录元件 列的结构，即便对于利用此外的方式进行记录的记录头，也可适用本 发明。此时，分别设置各方式下使用的记录元件，代替上述各实施方式 中的加热器。以上实施方式配备产生热能的单元(例如电热变换体等)，作为尤 其是在喷墨记录方式中、为了喷出墨水所利用的能量，通过使用由所 述热能引起墨水的状态变化的方式，可实现记录的高密度化、高精细 化。另外，本发明不仅可适用于上述实施方式所示记录头和记录头的
元件基体，还适用于具有这种记录头和保持提供给该记录头的墨水的 墨水容器的记录头托架，以及装载上述记录头、并具有对该记录头提 供记录数据的控制单元的装置(例如打印机、复印机、传真装置等)， 和包含这种装置的多种设备(例如主机、接口设备、读取器、打印机等) 构成的系统中。下面，参照附图来说明具有上述记录头的记录装置、记录头的机 械结构和记录头托架的实例。 <喷墨记录装置的说明>图10是表示由本发明的记录执行记录的喷墨记录装置的示意结构的外观斜视图，如图10所示，喷墨记录装置(下面称为记录装置)通过传递机构4， 将托架电机M1产生的驱动力传递给装载有按照喷墨方式喷出墨水后 进行记录的记录头3的托架2,使托架2沿箭头A的方向往复移动， 同时，例如经供纸机构5提供记录纸等记录媒体P，传输到记录位置， 在该记录位置，从记录头3向记录媒体P喷出墨水，进行记录。另外，为了维持记录头3的良好状态，使托架2移动到恢复装置 IO的位置，间歇地执行记录头3的喷出恢复处理。记录装置的托架2上不仅装载记录头3，还安装储存提供给记录 头3的墨水的墨盒6。墨盒6相对托架2可自由拆装。图10所示的记录装置可进行彩色记录，为此，在托架2上装载 分别容纳品红(M)、蓝绿(C)、黄(Y)、黑(K)墨水的4个墨盒。这4个 墨盒可分别独立拆装。并且，托架2与记录头3适当接触两部件的接合面，维持所需的 电连接。记录头3通过对应于记录信号施加能量，从多个喷出口选择 地喷出墨水进行记录。尤其是，本实施方式的记录头3采用利用热能 喷出墨水的喷墨方式，为了产生热能，配备电热变换体，将施加于该 电热变换体上的电能变换成热能，利用将该热能提供给墨水所产生的 膜沸腾引起的气泡产生后的气泡生长、收缩而产生的压力变化，使墨 水从喷出口喷出。该电热变换体对应于各个喷出口来设置，通过对应
于记录信号，向对应的电热变换体施加脉冲电压，从对应的喷出口喷 出墨水。如图10所示，托架2连接于传递托架电机M1的驱动力的传递 机构4的驱动带7的一部分上，沿引导轴13，在箭头A方向上可自由 滑动地被引导支撑。因此，托架2通过托架电机M1的正转和反转， 沿引导轴13往复移动。另外，沿托架2的移动方向(箭头A方向)，配 备表示托架2的绝对位置的标尺8。在本实施方式中，标尺8使用按 透明PET膜所需间距印刷黑色条的尺子，其一端固定在底架9上，另 一端由板簧(未图示)支撑。另外，在记录装置上，相对形成记录头3的喷出口(未图示)的喷 出口面，设置压板(未图示)，通过托架电机Ml的驱动力，往复移动 装载记录头3的托架2，同时，通过向记录头3施加记录信号，喷出 墨水，在压板上传输的记录媒体P的整个幅度上执行记录。并且，图10中，14是为了传输记录媒体P而由传输电机M2驱 动的传输辊，15是利用发条(未图示)将记录媒体P抵接于传输辊14 的压带辊，16是旋转自由地支撑压带辊15的压带辊支座，17是固定 在传输辊14一端的传输辊齿轮。另外，通过经中间齿轮(未图示)传递 到传输辊齿轮17的传输电机M2的旋转，驱动传输辊14。另外，20是将由记录头3形成图像的记录媒体P排出到记录装 置外的排出辊，通过传递传输电机M2的旋转来被驱动。另外，排出 辊20通过由发条(未图示)抵接的加速辊(未图示)抵接记录媒体P。 22 是自由旋转地支撑加速辊的加速支座。另外，如图8所示，在记录装置中，在装载记录头3的托架2的 记录动作用往复运动范围外(记录区域外)的规定位置(例如对应于原位 置的位置)上，配置用于恢复记录头3的喷出故障用的恢复装置10。恢复装置10配备压盖记录头3的喷出口面的压盖机构11、和清 洁记录头3的喷出口面的擦拭机构12，与压盖机构11压盖喷出口面 联动，通过恢复装置内的吸引单元(吸引泵等)，从喷出口使墨水强制 地排出，由此，执行排除记录头3的墨水流路内粘度增加的墨水或气
泡等的喷出恢复处理。另外，在非记录动作时等，通过压盖机构11压盖记录头3的喷 出口面，可在保护记录头3的同时，防止墨水的蒸发或干燥。另一方 面，将擦拭机构12配置在压盖机构11的附近，擦拭粘附在记录头3 的喷出口面上的墨水液滴。通过这些压盖机构11和擦拭机构12,可保证记录头3的墨水喷 出状态正常。<喷墨记录装置的控制结构>图ll是表示图IO所示记录装置的控制结构框图。如图11所示，控制器900由MPU901、存储有对应于后述的控 制步骤的程序、所需的表格和其它固定数据的ROM902、生成用于托 架电机M1的控制、传输电机M2的控制和记录头3的控制的控制信 号的专用集成电路(ASIC)卯3、设置记录数据的展开区域或程序执行用 的作业用区域等的RAM904、相互连接MPU901、 ASIC903、 RAM904 后执行数据传递的系统总线905、输入来自以下说明的传感器组的模 拟信号后进行A/D变换、将数字信号提供给MPU901的A/D变换器 906等构成。另外，在图11中，910是作为记录数据提供源的计算机(或图像 读取用读取器或数码相机等)，统称为主机装置。主机装置910与记录 装置之间，经接口(I/F)911发送接收记录数据、指令、状态信号等。并且，920是开关组，由电源开关921、指定开始打印用的打印 开关922、和指示启动用于将记录头3的墨水喷出性能维持在良好状 态的处理(恢复处理)的恢复开关923等、接受操作者的指令输入用的 开关构成。930是由检测原位置h用的光电耦合器等位置传感器931、 为了检测环境温度而设置在记录装置的适当部位的温度传感器932等 构成的检测装置状态用的传感器组。940是使用于使托架2沿箭头A方向往复扫描的托架电机Ml驱 动的托架电机驱动器，942是使传输记录媒体P用的传输电机M2驱 动的传输电机驱动器。 ASIC903在记录头3记录扫描时，边直接访问RAM902的记录 区域，边向记录头传输记录元件(喷出加热器)的驱动数据(DATA)。 <记录头的结构>图12是表示用于上述记录装置中的记录头3的机械结构的分解 斜视图。图中，1101表示将后述的电路结构一体埋入硅等基板中的元件基 体，在该元件基体上，形成作为构成记录元件的电热变换体的发热阻 抗体1U2，向包围该阻抗体的基板两侧形成流路llll。可使用干膜等 树脂或SiN等，作为构成该流路的部件。图中，1102所示的孔板对应于面对发热阻抗体1112的位置，具 有多个喷出口 1121，接合在构成流路的部件上。图中，1103所示壁部件构成用于提供墨水的共同液室，从该共同 液室向各流路提供墨水，以回流到元件基板1101的端部。另外，在元件基体1101的两侧，设置用于从记录装置主体接收 数据或信号的连接端子1113。<记录头托架>本发明也可适用于具有上述记录头、和用于保持提供给该记录头 的墨水的墨水罐的记录头托架。作为这种记录头托架的方式，可以是 与墨水罐一体的结构或可与墨水罐分离的结构之一。图13是表示一体构成墨水罐与记录头的记录头托架IJC的结构 的外观斜视图。在头托架IJC内部，在图13所示边界线K的位置， 分成墨水罐IT与记录头IJH，但不能单独交换。设置当将头托架IJC 装载于托架HC上时、接收从托架HC侧提供的电信号用的电极(未图 示)，通过该电信号，如上所述，驱动记录头IJH，喷出墨水。另外，该头托架也可通过向墨水罐内填充或再填充墨水来构成。另外，图13中，500是墨水喷出口列，具有黑色喷嘴列和彩色喷 嘴列。另外，为了将墨水保持在墨水罐IT中，设置纤维质状或多孔质 状的墨水吸收体。图14是表示可分离构成墨水罐与记录头的记录头托架的结构的
外观斜视图。记录头托架H1000具有储存墨水的墨水罐H1900、和对 应于记录信息、使从该墨水罐Hl 900提供的墨水从喷嘴喷出的记录头 HlOOl，采用相对托架可拆装的托架方式。在这里所示的记录头托架H1000中，由于可执行相片等的高画 质的彩色记录，所以准备例如黑色、浅蓝绿、浅品红、蓝绿、品红和 黄的各色独立的墨水罐来作为墨水罐，如图所示，分别相对记录头 H1001自由拆装。在不脱离本发明的精神和范围下，可进行多种显而易见的不同实 施例，应该明白，本发明不限于特定实施例，而由下面的权利要求来 定义。
权利要求
1、一种记录头的元件基体，具有多个记录元件，沿规定方向排列；驱动电路，用于驱动所述记录元件；元件选择电路，用于对以邻接的规定数量的所述记录元件为单位的每个组，根据图像数据，选择各组内的所述记录元件；和驱动选择电路，选择各组内的所述记录元件之一，其中所述元件选择电路与所述驱动选择电路中的至少一方与各组的所述驱动电路相邻接地配置。
全文摘要
一种记录头的元件基体和具有该元件基体的记录头，该元件基体配备沿规定方向排列的多个记录元件；用于驱动记录元件的驱动电路；元件选择电路，对以邻接的规定数量的记录元件为单位的每个组，根据图像数据，选择各组内的记录元件；和选择各组内的记录元件之一的驱动选择电路，邻接于各组的驱动电路来配置元件选择电路与驱动选择电路至少一方。当如此布置时，在记录元件的数量增大时，通过仅记录元件的排列方向的长度增大，与记录元件的排列方向交叉的方向的长度不增大。
文档编号B41J2/05GK101117047SQ2007101489
公开日2008年2月6日 申请日期2004年12月17日 优先权日2003年12月18日
发明者平山信之, 樱井将贵, 葛西亮 申请人:佳能株式会社