专利名称：主动元件阵列基板的制作方法
技术领域：
本发明是有关于一种液晶显示器，且特别是有关于一种主动元件阵列基板。
背景技术：
近年来，由于光电技术与半导体制造技术成熟化，带动平面显示器(FlatPanel Display)的蓬勃发展，其中液晶显示器(LCDLiquid Crystal Display)因具有低电压操作、无辐射线散射、重量轻以及体积小等优点，逐渐取代传统的阴极射线管(CRT)显示器，而成为显示器产品的主流。
以薄膜晶体管液晶显示器(TFT-LCDThin-Film Transistor Liquid CrystalDisplay)为例，薄膜晶体管液晶显示器包括一主动元件阵列基板、一位于主动元件阵列基板上方的对向基板、一位于主动元件阵列基板与对向基板之间的液晶层、一栅极驱动电路以及一源极驱动电路所构成。栅极驱动电路与源极驱动电路分别驱动对应的扫描线与数据线。薄膜晶体管液晶显示器中的各个像素是由对应的薄膜晶体管所控制，而薄膜晶体管与对应的扫描线与数据线电性连接。
在上述薄膜晶体管液晶显示器进行显示时，栅极驱动电路会依序提供扫描信号至各条扫描线，以依序开启各条扫描线所控制的像素中的薄膜晶体管。当各条扫描线所控制的薄膜晶体管被开启时，由源极驱动电路所提供的数据电压便会输入至像素中。值得注意的是，当后一级扫描线开启下一列像素中的薄膜晶体管时，必须确保本列像素所对应的薄膜晶体管已确实关闭，以避免数据电压重复输入同一列像素中。然而，随着薄膜晶体管液晶显示器对大尺寸以及高解析度的需求日趋增加，主动元件阵列基板上每一条扫描线所必须控制的像素数量增多，使得每一扫描线的栅极延迟效应(gate delay)越趋严重。
为了改善上述栅极延迟效应的问题，现有技术领域已存在数种解决方案，其中一种方法是在每一条扫描线上加入一电压下拉电路，例如图1所绘示的一种改善扫描线的栅极延迟效应的电压下拉电路。请参照图1，电压下拉电路10电性连接于本级扫描线Sn、后一级扫描线Sn+1以及一具有关闭电压位准Vgl的总线12。此作法可以在后一级扫描线Sn+1所控制的像素被开启的同时，透过电压下拉电路10将本级扫描线Sn迅速地由开启的电压位准Vgh下拉至关闭的电压位准Vgl，如此可以有效改善上述栅极延迟效应所造成的问题。
然而，在液晶显示器的制造过程中，当电压下拉电路遭受静电荷(例如薄膜沉积或干蚀刻制作工艺的电浆气体产生的电荷、配向膜制作工艺摩擦产生的电荷，或是对基板进行电荷测试所通电产生的电荷)放电的破坏时，容易使得电压下拉电路失去其功能，甚至会造成线缺陷(line defect)。
发明内容
鉴于现有技术所遭遇到的上述问题，本发明提出一种能够改善栅极延迟效应的主动元件阵列基板。
本发明提出一种主动元件阵列基板，其包括多条扫描线与多条数据线、多个像素、一总线以及多个电压下拉电路配置于基板上。多个像素位于扫描线与数据线相交处，并以阵列形式排列于基板上，且电性连接至对应的扫描线与数据线。各电压下拉电路电性连接于对应的扫描线与总线之间，而各电压下拉电路包括一晶体管以及一静电防护元件，其中各晶体管具有一与后一级扫描线电性连接的栅极、一源极与一漏极，而各栅极通过静电防护元件连接至对应的扫描线、源极、漏极以及总线。
本发明另提出一种液晶显示器，其包括上述的主动元件阵列基板、一对向基板、一框胶与一液晶层。对向基板配置于主动元件阵列基板上方。框胶配置于主动元件阵列基板与对向基板之间，以在主动元件阵列基板与对向基板之间形成一液晶注入空间，而液晶层位于液晶注入空间内。
本发明另提出一种电压下拉电路，适于电性连接于二扫描线以及一总线之间，其包含一晶体管以及一静电防护元件。各晶体管具有一与其中一条扫描线电性连接的栅极、一源极与一漏极，而各栅极通过静电防护元件连接至另一条扫描线、源极以及漏极。
在本发明的一实施例中，各晶体管包括一薄膜晶体管。
在本发明的一实施例中，各静电防护元件包括第一二极管以及第二二极管，其中第一二极管连接于栅极与对应的扫描线之间，第二二极管连接于栅极与总线之间。在其他实施例中，各静电防护元件还包括一与第一二极管串联的第一电容器以及一与第二二极管串联的第二电容器。
在本发明的一实施例中，各静电防护元件包括第一电容器以及第二电容器，其中第一电容器连接于栅极与对应的扫描线之间，第二电容器连接于栅极与总线之间。
在本发明的一实施例中，电压下拉电路电性连接于各扫描线的一端与总线之间。
在本发明的一实施例中，主动元件阵列基板还包括一栅极驱动电路配置于基板上，并与扫描线电性连接。
在本发明的一实施例中，电压下拉电路位于框胶下方。
在本发明的一实施例中，总线位于框胶下方。
在本发明的一实施例中，液晶显示器还包括多个间隙物，配置于液晶注入空间内。在其他实施例中，电压下拉电路位于间隙物下方。
基于上述，本发明可通过电压下拉电路的设置来降低主动元件阵列基板的栅极延迟效应。此外，本发明的电压下拉电路亦具有静电防护的功能，以在提升液晶显示器的显示品质的同时，防止电压下拉电路本身被静电放电所破坏。
图1绘示一种现有用于改善扫描线的栅极延迟效应的电压下拉电路。
图2为本发明主动元件阵列基板实施例的示意图。
图3A为本发明静电防护元件第一实施例的示意图。
图3B为本发明静电防护元件第二实施例的示意图。
图3C为本发明静电防护元件第三实施例的示意图。
图4为本发明液晶显示器实施例的示意图。
附图标号100主动元件阵列基板102基板110扫描线120数据线130像素140总线150电压下拉电路160栅极驱动电路170源极驱动电路180晶体管182栅极184源极186漏极190静电防护元件192第一二极管194第二二极管196第一电容器198第二电容器200液晶显示器210对向基板
220框胶230液晶层Vgh、Vgl电压位准具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图2为本发明主动元件阵列基板实施例的示意图。请参照图2，主动元件阵列基板100包括多条扫描线110与多条数据线120、多个像素130、一总线140以及多个电压下拉电路150配置于基板102上。多个像素130阵列排列于基板102上，并电性连接至对应的扫描线110与数据线120。在本实施例中，主动元件阵列基板100还包括一栅极驱动电路160电性连接驱动扫描线110以及一源极驱动电路170电性连接驱动数据线120。各电压下拉电路150电性连接于对应的扫描线110与总线140之间，而各电压下拉电路150包括一晶体管180以及一静电防护元件190。在本实施例中，晶体管180例如是薄膜晶体管，然而，晶体管180也可以是其他形式型态的晶体管。如图2所示，各晶体管180具有一与后一级扫描线110电性连接的栅极182、一源极184与一漏极186，而各栅极182通过静电防护元件190连接至对应的扫描线110、源极184、漏极186以及总线140。在图2中，源极184与对应的扫描线110连接，而漏极186与总线140连接。
一般而言，栅极驱动电路160提供的扫描信号具有两种电压位准Vgh与Vgl，当扫描信号的电压位准为Vgh时，扫描线110被开启，当扫描信号的电压位准为Vgl时，扫描线110即被关闭。本实施例令总线140耦接至电压位准Vgl，如此，电压下拉电路150可以在后一级扫描线110被开启时，确保电压下拉电路150对应的扫描线110的电压位准迅速地被下拉至电压位准Vgl，以降低闸级延迟效应。具体来说，当后一级扫描线110的扫描信号为Vgh时，各电压下拉电路150的晶体管180被开启，以使对应的扫描线110与总线140导通，致使对应的扫描线110与总线140的电压位准相同(Vgl)，以关闭对应的扫描线110。另外，本实施例中的各电压下拉电路150配置于栅极驱动电路160的对向侧，并电性连接于各扫描线110的一端与总线140之间。在其他实施例中，各电压下拉电路150亦可以与栅极驱动电路160配置于同侧。
值得注意的是，不同于现有电压下拉电路的设计，为了避免静电放电对电压下拉电路的破坏，本发明于各电压下拉电路150中设置一静电防护元件190。静电防护元件190的设置不但可以保护各电压下拉电路150外，尚可进一步保护主动元件阵列基板100中，与各扫描线110电性连接的所有元件，例如各扫描线110所对应的各像素130、栅极驱动电路160或栅极驱动电路160的拉线等，进而降低主动元件阵列基板100的点缺陷或线缺陷的不良率。
图3A为本发明静电防护元件实施例的示意图。请参照图3A，各静电防护元件190包括第一二极管192以及第二二极管194，其中第一二极管192连接于与栅极182与对应的扫描线110之间，第二二极管194连接于栅极182与总线140之间。当然，各静电防护元件190也可以视需求仅由第一二极管192所构成，本发明并不限定各静电防护元件190组成元件的数量。
请继续参照图3A，在正常的操作之下，各第一二极管192与第二二极管194处于关闭状态，并不会影响各电压下拉电路150的正常运作。然而，当主动元件阵列基板100上产生一正向偏压静电荷时，正向偏压静电荷经由对应的扫描线110将第一二极管192以及对应的晶体管180开启，使得正向偏压静电荷能够迅速地透过总线140而释放，避免晶体管180遭受静电放电破坏。
在实际操作上，除了可以使用二极管作为静电防护元件190以外，设计者可依需求适时地使用电容器，并使电容器与二极管串连。如图3B所示，第一二极管192与第一电容器196串连，而第二二极管194与第二电容器198串联，以增加静电防护元件190在关闭与导通时的压差，以此加强静电防护元件190的误动作。
图3C为本发明静电防护元件的另一实施例的示意图。如图3C所示，静电防护元件190是由第一电容器196以及第二电容器198所构成，其中第一电容器196连接于与栅极182与对应的扫描线110之间，而第二电容器198则连接于栅极182与总线140之间。当然，静电防护元件190也可以视需求仅由第一电容器196所组成，在此不限定静电防护元件190组成元件的数量。
在本发明的静电防护元件190的形式并不局限于前述三种实施例，静电防护元件190可以是二极管、电容器、晶体管或上述元件的各式组合。
图4为本发明液晶显示器实施例的示意图。请参照图4，液晶显示器200包括主动元件阵列基板100、一对向基板210、一框胶220与一液晶层230。对向基板210配置于主动元件阵列基板100上方。框胶220配置于主动元件阵列基板100与对向基板210之间，以于主动元件阵列基板100与对向基板210之间形成一液晶注入空间，而液晶层230位于液晶注入空间内。值得注意的是，设计者可以选择性地将电压下拉电路150、总线140或上述二者设置于框胶220下方，以避免在信号传输过程中，下拉电路150及/或总线140影响到其上方的液晶倾倒状况，导致液晶显示器200产生漏光现象。此外，将电压下拉电路150及/或总线140设置于框胶220下方可以降低液晶显示器200的电容负载，提升各电压下拉电路150的晶体管180与静电防护元件190的性能。
综上所述，本发明的电压下拉电路不但可以降低栅极延迟效应，而且不易受到静电放电的破坏。因此，本发明所提出的电压下拉电路可以提升液晶显示器的产品良率与延长其使用寿命。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识的人，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。
权利要求
1.一种主动元件阵列基板，其特征在于，所述的主动元件阵列基板包括；一基板；多条扫描线与多条数据线，配置于所述的基板上；多个像素，位于所述的这些扫描线与所述的这些数据线相交处，并以阵列形式排列于所述的基板上，且电性连接至对应的扫描线与数据线；一总线，配置于所述的基板；多个电压下拉电路，各所述的电压下拉电路电性连接于对应的扫描线与所述的总线之间，而各所述的电压下拉电路包含一晶体管以及一静电防护元件，其中各所述的晶体管具有一与后一级扫描线电性连接的栅极、一源极与一漏极，而各所述的栅极通过所述的静电防护元件连接至对应的扫描线、所述的源极、所述的漏极以及所述的总线。
2.根据权利要求1所述的主动元件阵列基板，其特征在于，各所述的晶体管包括一薄膜晶体管。
3.根据权利要求1所述的主动元件阵列基板，其特征在于，各所述的静电防护元件包括一第一二极管，连接于所述的栅极与对应的扫描线之间；以及一第二二极管，连接于所述的栅极与所述的总线之间。
4.根据权利要求3所述的主动元件阵列基板，其特征在于，各所述的静电防护元件还包括一第一电容器，与所述的第一二极管串联；以及一第二电容器，与所述的第二二极管串联。
5.根据权利要求1所述的主动元件阵列基板，其特征在于，各所述的静电防护元件包括一第一电容器，连接于所述的栅极与对应的扫描线之间；以及一第二电容器，连接于所述的栅极与所述的总线之间。
6.根据权利要求1所述的主动元件阵列基板，其特征在于，所述的这些电压下拉电路电性连接于各所述的扫描线的一端与所述的总线之间。
7.一种液晶显示器，其特征在于，所述的液晶显示器包括一如权利要求1所述的主动元件阵列基板；一对向基板，配置于所述的主动元件阵列基板上方；一框胶，配置于所述的主动元件阵列基板与所述的对向基板之间，以在所述的主动元件阵列基板与所述的对向基板之间形成一液晶注入空间；以及一液晶层，位于所述的液晶注入空间内。
8.根据权利要求7所述的液晶显示器，其特征在于，各所述的晶体管包括一薄膜晶体管。
9.根据权利要求8所述的液晶显示器，其特征在于，各所述的静电防护元件包括一第一二极管，连接于所述的栅极与对应的扫描线之间；以及一第二二极管，连接于所述的栅极与所述的总线之间。
10.根据权利要求9所述的液晶显示器，其特征在于，各所述的静电防护元件还包括一第一电容器，与所述的第一二极管串联；以及一第二电容器，与所述的第二二极管串连。
11.根据权利要求7所述的液晶显示器，其特征在于，各所述的静电防护元件包括一第一电容器，连接于所述的栅极与对应的扫描线之间；以及一第二电容器，连接于所述的栅极与所述的总线之间。
12.根据权利要求7所述的液晶显示器，其特征在于，所述的这些电压下拉电路电性连接于各所述的扫描线的一端与所述的总线之间。
13.根据权利要求7所述的液晶显示器，其特征在于，所述的这些电压下拉电路与所述的总线位于所述的框胶下方。
14.一种电压下拉电路，适于电性连接于二扫描线以及一总线之间，所述的电压下拉电路包含一晶体管；以及一静电防护元件，其中各所述的晶体管具有一与其中一条扫描线电性连接的栅极、一源极与一漏极，而各所述的栅极通过所述的静电防护元件连接至另一条扫描线、所述的源极以及所述的漏极。
15.根据权利要求14所述的电压下拉电路，其特征在于，各所述的晶体管包括一薄膜晶体管。
16.根据权利要求14所述的电压下拉电路，其特征在于，各所述的静电防护元件包括一第一二极管，连接于所述的栅极与对应的扫描线之间；以及一第二二极管，连接于所述的栅极与所述的总线之间。
17.根据权利要求16所述的电压下拉电路，其特征在于，各所述的静电防护元件还包括一第一电容器，与所述的第一二极管串联；以及一第二电容器，与所述的第二二极管串联。
18.根据权利要求14所述的电压下拉电路，其特征在于，各所述的静电防护元件包括一第一电容器，连接于所述的栅极与对应的扫描线之间；以及一第二电容器，连接于所述的栅极与所述的总线之间。
全文摘要
本发明提供了一种主动元件阵列基板包括一基板、多条扫描线、多条数据线、多个像素、一总线以及多个电压下拉电路。多个像素位于扫描线与数据线相交处，并以阵列形式排列于基板上，且电性连接至对应的扫描线与数据线。各电压下拉电路电性连接于对应的扫描线与总线之间，而各电压下拉电路包括一晶体管以及一静电防护元件，其中各晶体管具有一与后一级扫描线电性连接的栅极、一源极与一漏极。各栅极通过静电防护元件连接至对应的扫描线、源极、漏极以及总线。上述静电防护元件可以有效防止主动元件阵列基板遭受静电放电的破坏。
文档编号G09G3/20GK101059948SQ200710103828
公开日2007年10月24日 申请日期2007年5月16日 优先权日2007年5月16日
发明者张立勋, 蔡淑芬, 林毓文 申请人:友达光电股份有限公司