专利名称：静电放电保护电路及其显示装置的制作方法
静电放电保护电路及其显示装置
技术领域：
本发明是有关于一种静电放电保护电路及使用此静电放电保护电路的显示装置，且特别是有关于一种由多个开关元件构成的静电放电保护电路及使用此静电放电保护电路的显示装置。
背景技术：
在现在，具有高画质、空间利用效率加、低消耗功率、无辐射等优越特性的液晶显示器已逐渐成为市场的主流。一般而言，液晶显示器配置有一液晶显示面板OXD panel)，而液晶显示面板上系以半导体制程(semiconductor process)形成了许多栅极线、数据线(data line)、薄膜晶体管(Thin Film Transistor, TFT)…等精细的线路与元件。当上述线路或元件遭受到瞬间高电压的静电放电时，液晶显示面板的线路及元件可能被永久性地毁 损，并导致液晶显示面板无法正常运作。为防止静电放电造成液晶显示面板的内部线路或元件的毁损，一般会在液晶显示面板上设计静电放电保护电路。因此，静电放电保护电路的设计在液晶显示面板中为一重要的课题。
发明内容本发明提供一种静电放电保护电路及显示装置，可在显示器开启时及关闭时皆能提供保护能力。本发明提出一种静电放电保护电路，适用于具有一显示面板之一显示装置，且显示面板配置有一信号线及一共同电压线。静电放电保护电路包括一第一开关单元及一第二开关单元。第一开关单元电性耦接信号线。第二开关单元电性耦接于第一开关单元与共同电压线之间。在显示装置为关闭时，第一开关单元与第二开关单元形成一导通路径。在显示装置为开启时，第一开关单元用以接收一第一控制信号，第二开关单元用以接收一第二控制信号，而使得第一开关单元与第二开关单元在同一时间至少其一截止。在本发明之一实施例中，第一开关单元包括一第一晶体管。第一晶体管的第一端电性耦接信号线，第一晶体管的第二端电性耦接第二开关单元，第一晶体管的控制端接收第一控制信号。第二开关单元包括一第二晶体管。第二晶体管的第一端电性耦接第一晶体管的第二端，第二晶体管的第二端电性耦接共同电压线，第二晶体管的控制端接收第二控制信号。在本发明之一实施例中，第一开关单元更包括一第三晶体管。第三晶体管的第一端电性耦接第一晶体管的第一端，第三晶体管的第二端电性耦接第一晶体管的第二端，第三晶体管的控制端电性耦接第一晶体管的控制端。第二开关单元更包括一第四晶体管。第四晶体管的第一端电性耦接第二晶体管的第一端，第四晶体管的第二端电性耦接第二晶体管的第二端，第四晶体管的控制端电性耦接第二晶体管的控制端。在本发明之一实施例中，第一晶体管、第二晶体管、第三晶体管及第四晶体管分别为一铟镓锌氧化物(IGZO)空乏型晶体管。在本发明之一实施例中，第一开关单元更包括一第五晶体管。第五晶体管的第一端电性耦接第一晶体管的第二端，第五晶体管的第二端电性耦接第二晶体管的第一端，第五晶体管的控制端电性耦接第一晶体管的控制端，其中第二晶体管的第一端通过第五晶体管电性耦接第一晶体管的第二端。第二开关单元更包括一第六晶体管。第六晶体管的第一端电性耦接第二晶体管的第二端，第六晶体管的第二端电性耦接共同电压线，第六晶体管的控制端电性耦接第二晶体管的控制端，其中第二晶体管的第二端通过第六晶体管电性耦接共同电压线。 在本发明之一实施例中，静电放电保护电路更包括一第三开关单元，电性耦接第二开关单元与共同电压线，接收第一控制信号，且受控第一控制信号而导通，其中第二开关单元通过第三开关单元电性耦接共同电压线。 在本发明之一实施例中，信号线为一栅极线或一数据线。本发明亦提出一种静电放电保护电路，适用于具有一显示面板之一显示装置，且显示面板配置有一信号线及一共同电压线。静电放电保护电路包括一第一常闭型(normally closed)开关及一第二常闭型开关。第一常闭型开关电性耦接信号线，用以接收一第一控制信号。第二常闭型开关电性耦接于第一常闭型开关与共同电压线之间，用以接收一第二控制信号。在本发明之一实施例中，静电放电保护电路更包括一第三常闭型开关及一第四常闭型开关。第三常闭型开关电性耦接于第一常闭型开关与第二常闭型开关之间，用以接收第一控制信号。第四常闭型开关电性耦接于第二常闭型开关与共同电压线之间，用以接收第二控制信号。在本发明之一实施例中，静电放电保护电路更包括一第五常闭型开关及一第六常闭型开关。第五常闭型开关电性并联耦接于第一常闭型开关，用以接收第一控制信号。第六常闭型开关电性并联耦接于第二常闭型开关与第二常闭型开关之间，用以接收第二控制信号。在本发明之一实施例中，静电放电保护电路更包括一第七常闭型开关，电性耦接于第二常闭型开关与共同电压线之间，用以接收第一控制信号。在本发明之一实施例中，第一控制信号的致能期间与第二控制信号的致能期间不重叠。在本发明之一实施例中，第一控制信号的工作周期(duty cycle)与第二控制信号的工作周期分别介于1%至49. 9%。本发明亦提出一种具有上述的静电放电保护电路的显示装置，显示装置包含显示面板及驱动电路。驱动电路，电性耦接该显示面板，用以驱动该显示面板；显示面板包含多个阵列排列的像素、多条栅极线、多条数据线以及上述的静电放电保护电路，每一栅极线电性耦接所述像素中对应的像素，每一数据线电性耦接所述像素中对应的像素，静电放电保护电路，电性耦接所述栅极线其中之一或所述数据线其中之一，共同电压线，电性耦接该静电放电保护电路。基于上述，本发明实施例的静电放电保护电路，在显示装置为关闭时，第一开关单元及第二开关单元形成导通路径以提供静电放电保护能力；在显示装置为开启时，第一开关单元及第二开关单元在同一时间至少其一截止，以防止信号线的电压准位受影响，但截止的第一开关单元及第二开关单元会等效为一逆偏的二极体，以致于静电放电的高电压会使第一开关单元及第二开关单元所等效二极体崩溃而进行放电，藉此提供静电放电保护能力。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图I为依据本发明一实施例的显示装置的系统示意图。图2为依据本发明之一实施例的静电放电保护电路的电路示意图。图3为依据本发明之一实施例的静电放电保护电路的电路示意图。·
图4为依据本发明之一实施例的静电放电保护电路的电路示意图。图5为依据本发明之一实施例的静电放电保护电路的电路示意图。主要元件符号说明10 :显示装置11:驱动电路20 :显示面板21 :栅极线23:数据线25:共同电压线210、310、410、510 :第一开关单元220、320、420、520 :第二开关单元530 :第三开关单元BCl :第一控制信号BC2 :第二控制信号esdl、esd2、200、300、400、500 :静电放电保护电路P :像素Tl T7:晶体管
具体实施方式
图I为依据本发明一实施例的显示装置的系统示意图。请参照图1，在本实施例中，显示装置10包括驱动电路11及显示面板20。驱动电路11用驱动显示面板20。显示面板20包括多条栅极线21、多条数据线23、多个阵列排列的像素P、多条共同电压线25及多个静电放电保护电路esdl。显示面板20还可以更包括多个静电放电保护电路esd2。其中，每个像素P电性耦接对应的栅极线21、数据线23及共同电压线25，静电放电保护电路esdl电性耦接对应的栅极线21及对应的共同电压线25，以防止栅极线21及像素P被静电放电现象所破坏，静电放电保护电路esd2电性耦接对应的数据线23及对应的共同电压线25，以防止数据线23及像素P被静电放电现象所破坏。图2为依据本发明之一实施例的静电放电保护电路的电路示意图。请参照图I及图2，图I所示静电放电保护电路esdl及esd2可利用本实施例所示静电放电保护电路200来实现。在本实施例中，静电放电保护电路200包括第一开关单元210及第二开关单元220，其中第一开关单元210包括晶体管Tl(对应第一晶体管)，第二开关单元220包括晶体管T2(对应第二晶体管)。第一开关单元210的晶体管Tl的漏极(对应第一端)电性耦接信号线SL1，第一开关单元210的晶体管Tl的栅极(对应控制端)接收第一控制信号BC1，其中信号线SLl可以是栅极线21或数据线23。第二开关单元220的晶体管T2的漏极(对应第一端)电性耦接第一开关单元210的晶体管Tl的源极(对应第二端)，第二开关单元220的晶体管T2的栅极(对应控制端)接收第二开控制信号BC2，第二开关单元220的晶体管T2的源极(对应第二端)电性耦接共同电压线25以接收共同电压Vcom，其中此共同电压线25例如为具有大面积电极的线路。并且，共同电压线25可以是显示面板20的主动阵列基板(未绘示)的共同电压线或是显示面板20的彩色滤光基板(未绘示)的共同电压线，但本发明实施例不以此为限。
在本实施例中，第一控制信号BCl及第二开控制信号BC2例如由驱动电路11所提供，并且晶体管Tl及T2例如为一铟镓锌氧化物(IGZO)空乏型晶体管，其中第一控制信号BCl的致能期间与第二控制信号BC2的致能期间不重叠。依据上述，在显示装置10为关闭时，第一开关单元210的晶体管Tl与第二开关单元220的晶体管T2会呈现关闭状态，但空乏型晶体管的高漏电流特性会使晶体管Tl及T2仍有电流流过，因此第一开关单元210的晶体管Tl与第二开关单元220的晶体管T2会形成一导通路径，藉此可提供静电放电防护的功能。另一方面，在显示装置10为开启时，驱动电路11会开始提供第一控制信号BCl及第二开控制信号BC2，使得第一开关210的晶体管Tl与第二该关220的晶体管T2在同一时间至少其一为关闭状态，亦即第一开关210与第二该关220在同一时间至少其一为截止，以防止信号线SLl的电压准位受共同电压Vcom的影响。其中，第一控制信号BCl及第二开控制信号BC2的低电压准位会远低于共同电压Vcom，以降低晶体管Tl及T2的漏电流。举例而言，第一控制信号BCl及第二开控制信号BC2的低电压准位可以根据第一开关210的晶体管Tl与第二该关220的晶体管T2的电流及电压工作曲线决定的，通常而言，第一控制信号BCl及第二开控制信号BC2的低电压准位可以低于共同电压Vcom约3伏特。然而，晶体管TI及T2为关闭状态时，可等效为一逆偏的二极体，而静电放电的高电压及高电流会致使晶体管Tl及T2的等效二极体形同崩溃，因此静电放电的电荷可从形同崩溃的晶体管Tl及T2进行放电，藉此可提供静电放电防护的功能。并且，第一控制信号BCl的致能期间与第二控制信号BC2的致能期间不重叠，因此晶体管Tl及T2会交替为关闭状态，因此可防止晶体管Tl及T2长期处于关闭状态导致漏电流增加。在本实施例中，第一控制信号BCl的工作周期(duty cycle)与第二控制信号BCl的工作周期会大致相同，并且第一控制信号BCl的工作周期与第二控制信号BCl的工作周期可分别介于1%至49. 9%，此可依据电路设计不同而变，且本发明实施例不以此为限。在本实施例中，晶体管Tl及T2可分别为一常闭型(normally closed)开关(分别称为常闭型开关Tl及T2)，其中常闭型开关Tl(对应第一常闭型开关)电性耦接信号线SL1，用以接收第一控制信号BCl，常闭型开关T2 (对应第二常闭型开关)电性耦接于常闭型开关Tl与传送共同电压Vcom的共同电压线25之间，用以接收第二控制信号BC2。通常而言，常闭型开关指的是开关通常为导通状态，换言之，常闭型开关指的是未外加控制信号时，开关是导通的状态。图3为依据本发明之一实施例的静电放电保护电路的电路示意图。请参照图I、图2及图3，图I所示静电放电保护电路esdl及esd2可利用本实施例所示静电放电保护电路300来实现。在本实施例中，相对于第一开关单元210及第二开关单元220，静电放电保护电路300的第一开关单元310更包括晶体管T3 (对应第三晶体管)，静电放电保护电路300的第二开关单元320更包括晶体管T4 (对应第四晶体管)。晶体管T3及T4例如为一铟镓锌氧化物(IGZO)空乏型晶体管。晶体管T3的漏极(对应第一端)电性耦接晶体管Tl的漏极，晶体管T3的源极(对应第二端)电性耦接晶体管Tl的源极，晶体管T3的栅极(对应控制端)电性耦接晶体管Tl的栅极以接收第一控制信号BC1。·晶体管T4的漏极(对应第一端)电性耦接晶体管T2的漏极，晶体管T4的源极(对应第二端)电性耦接晶体管T2的源极，晶体管T4的栅极(对应控制端)电性耦接晶体管T2的栅极以接收第二控制信号BC2。在本实施例中，晶体管Tl T4可分别视为一常闭型(normally closed)开关(分别称为常闭型开关Tl T4)，其中常闭型开关Tl及T2的电性耦接方式参照图2实施例所述。常闭型开关T3 (对应第五常闭型开关)电性并联耦接于常闭型开关Tl，用以接收第一控制信号BC1，常闭型开关T4 (对应第六常闭型开关)电性并联耦接于常闭型开关T2，用以接收第二控制信号BC2。图4为依据本发明之一实施例的静电放电保护电路的电路示意图。请参照图I、图2及图4，图I所示静电放电保护电路esdl及esd2可利用本实施例所示静电放电保护电路400来实现。在本实施例中，相对于第一开关单元210及第二开关单元220，静电放电保护电路400的第一开关单元410更包括晶体管T5 (对应第五晶体管)，静电放电保护电路400的第二开关单元420更包括晶体管T6 (对应第六晶体管)。其中，晶体管T5及T6例如为一铟镓锌氧化物(IGZO)空乏型晶体管。晶体管T5的漏极(对应第一端)电性耦接晶体管Tl的源极，晶体管T5的源极(对应第二端)电性耦接晶体管T2的漏极，晶体管T5的栅极(对应控制端)电性耦接晶体管Tl的栅极以接收第一控制信号BC1。其中，晶体管T2的漏极通过晶体管T5电性耦接晶体管Tl的源极。晶体管T6的漏极(对应第一端)电性耦接晶体管T2的源极，晶体管T6的源极(对应第二端)电性耦接共同电压线25以接收共同电压Vcom，晶体管T6的栅极(对应控制端)电性耦接晶体管T2的栅极以接收第二控制信号BC2。其中，第二晶体管T2的源极通过晶体管T6电性耦接共同电压线25。在本实施例中，晶体管T1、T2、T5及T4可分别为一常闭型(normally closed)开关(分别称为常闭型开关T1、T2、T5及T6)。其中，常闭型开关Tl电性耦接信号线SL1，用以接收第一控制信号BC1，常闭型开关T5 (对应第三常闭型开关)电性耦接于常闭型开关Tl与常闭型开关T2之间，用以接收第一控制信号BC1，常闭型开关T2电性耦接于常闭型开关T5与常闭型开关T6 (对应第四常闭型开关)之间，用以接收第二控制信号BC2，常闭型开关T6电性耦接于常闭型开关T2与传送共同电压Vcom的共同电压线25之间，用以接收第二控制信号BC2。图5为依据本发明之一实施例的静电放电保护电路的电路示意图。请参照图I、图2及图5,图I所示静电放电保护电路esdl及esd2可利用本实施例所示静电放电保护电路500来实现。在本实施例中，静电放电保护电路500包括第一开关单元510、第二开关单元520及第三开关单元530，其中第一开关单元510及第二开关单元520相似于第一开关单元210及第二开关单元 220，且第三开关单元530包括晶体管17。其中，晶体管T7例如为一铟镓锌氧化物(IGZO)空乏型晶体管。第三开关单元530的晶体管T7的漏极电性耦接第二开关单元520的晶体管T2的源极，第三开关单元530的晶体管T7的源极电性耦接共同电压线25以接收共同电压Vcom，第三开关单元530的晶体管T7的栅极电性耦接晶体管的栅极以接收第一控制信号BC。其中，第二开关单元520的晶体管Tl的源极通过第三开关单元530的晶体管T7电性耦接共同电压线25，并且第三开关单元530的晶体管T7受控第一控制信号BC而导通。在本实施例中，晶体管Tl、T2及17可分别为一常闭型(normally closed)开关(分别称为常闭型开关T1、T2及17)，其中常闭型开关Tl及T2的电性耦接方式参照图2实施例所述。常闭型开关17 (对应第五常闭型开关)电性耦接于常闭型开关T2与传送共同电压Vcom的共同电压线25之间，用以接收第一控制信号BCl。此外，分别在图2、图3、图4以及图5中的晶体管Tl、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6及晶体管T7可以例如为空乏型晶体管、铟镓锌氧化物空乏型晶体管、N型空乏型晶体管、薄膜空乏型晶体管或空乏型场效晶体管。综上所述，本发明实施例的静电放电保护电路，在显示装置为关闭时，第一开关单元及第二开关单元(即串联的常闭型开关)形成导通路径以提供静电放电保护能力；在显示装置为开启时，第一开关单元及第二开关单元在同一时间至少其一截止，以防止信号线的电压准位受影响，但截止的第一开关单元及第二开关单元(即串联的常闭型开关)会等效为一逆偏的二极体，以致于静电放电的高电压会使第一开关单元及第二开关单元所等效二极体崩溃而进行放电，藉此提供静电放电保护能力。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种静电放电保护电路，适用于具有一显示面板的一显示装置，且该显示面板配置有一信号线及一共同电压线，该静电放电保护电路包括 一第一开关单元，电性耦接该信号线；以及 一第二开关单元，电性耦接于该第一开关单元与该共同电压线之间， 其中，在该显示装置为关闭时，该第一开关单元与该第二开关单元形成一导通路径，在该显示装置为开启时，该第一开关单元用以接收一第一控制信号，该第二开关单元用以接收一第二控制信号，而使得该第一开关单元与该第二开关单元在同一时间至少其一截止。
2.根据权利要求I所述的静电放电保护电路，其特征在于，该第一开关单元包括 一第一晶体管，该第一晶体管的第一端电性耦接该信号线，该第一晶体管的第二端电性耦接该第二开关单元，该第一晶体管的控制端接收该第一控制信号； 该第二开关单元包括 一第二晶体管，该第二晶体管的第一端电性耦接该第一晶体管的第二端，该第二晶体管的第二端电性耦接该共同电压线，该第二晶体管的控制端接收该第二控制信号。
3.根据权利要求2所述的静电放电保护电路，其特征在于，该第一开关单元更包括 一第三晶体管，该第三晶体管的第一端电性耦接该第一晶体管的第一端，该第三晶体管的第二端电性耦接该第一晶体管的第二端，该第三晶体管的控制端电性耦接该第一晶体管的控制端；以及 该第二开关单元更包括 一第四晶体管，该第四晶体管的第一端电性耦接该第二晶体管的第一端，该第四晶体管的第二端电性耦接该第二晶体管的第二端，该第四晶体管的控制端电性耦接该第二晶体管的控制端。
4.根据权利要求3所述的静电放电保护电路，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管分别为一铟镓锌氧化物(IGZO)空乏型晶体管。
5.根据权利要求2所述的静电放电保护电路，其特征在于，该第一开关单元更包括 一第五晶体管，该第五晶体管的第一端电性耦接该第一晶体管的第二端，该第五晶体管的第二端电性耦接该第二晶体管的第一端，该第五晶体管的控制端电性耦接该第一晶体管的控制端，其中该第二晶体管的第一端通过该第五晶体管电性耦接该第一晶体管的第二端；以及 该第二开关单元更包括 一第六晶体管，该第六晶体管的第一端电性耦接该第二晶体管的第二端，该第六晶体管的第二端电性耦接该共同电压线，该第六晶体管的控制端电性耦接该第二晶体管的控制端，其中该第二晶体管的第二端通过该第六晶体管电性耦接该共同电压线。
6.根据权利要求I所述的静电放电保护电路，其特征在于，更包括 一第三开关单元，电性耦接该第二开关单元与该共同电压线，接收该第一控制信号，且受控该第一控制信号而导通，其中该第二开关单元通过该第三开关单元电性耦接该共同电压线。
7.根据权利要求I至6项任一所述的静电放电保护电路，其特征在于，该信号线为一栅极线或一数据线。
8.一种静电放电保护电路，适用于具有一显示面板之一显示装置，且该显示面板配置有一信号线及一共同电压线，该静电放电保护电路包括 一第一常闭型(normally closed)开关，电性耦接该信号线，用以接收一第一控制信号；以及 一第二常闭型开关，电性耦接于该第一常闭型开关与该共同电压线之间，用以接收一第二控制信号。
9.根据权利要求8所述的静电放电保护电路，其特征在于，更包括 一第三常闭型开关，电性耦接于该第一常闭型开关与该第二常闭型开关之间，用以接收该第一控制信号；以及 一第四常闭型开关，电性耦接于该第二常闭型开关与该共同电压线之间，用以接收该第二控制信号。
10.根据权利要求8所述的静电放电保护电路，其特征在于，更包括 一第五常闭型开关，电性并联耦接于该第一常闭型开关，用以接收该第一控制信号；以及 一第六常闭型开关，电性并联耦接于该第二常闭型开关与该第二常闭型开关之间，用以接收该第二控制信号。
11.根据权利要求8所述的静电放电保护电路，其特征在于，更包括 一第七常闭型开关，电性耦接于该第二常闭型开关与该共同电压线之间，用以接收该第一控制信号。
12.根据权利要求I或8所述的静电放电保护电路，其特征在于，该第一控制信号的致能期间与该第二控制信号的致能期间不重叠。
13.根据权利要求I或8所述的静电放电保护电路，其特征在于，该第一控制信号的工作周期(duty cycle)与该第二控制信号的工作周期分别介于1%至49. 9%。
14.一种具有根据权利要求I或8所述的静电放电保护电路的显示装置，包含 一显不面板，包含 多个阵列排列的像素； 多条栅极线，每一栅极线电性耦接所述像素中对应的像素； 多条数据线，每一数据线电性耦接所述像素中对应的像素； 一根据权利要求I或8所述的静电放电保护电路，电性耦接所述栅极线其中之一或所述数据线其中之一；以及 一共同电压线，电性耦接该静电放电保护电路；以及 一驱动电路，电性耦接该显示面板，用以驱动该显示面板。
全文摘要
一种静电放电保护电路及其显示装置。静电放电保护电路适用于具有一显示面板的一显示装置，且显示面板配置有信号线及共同电压线。静电放电保护电路包括第一开关单元及第二开关单元。第一开关单元电性耦接信号线。第二开关单元电性耦接于第一开关单元与共同电压线之间。在显示装置为关闭时，第一开关单元与第二开关单元形成一导通路径。在显示装置为开启时，第一开关单元用以接收一第一控制信号，第二开关单元用以接收一第二控制信号，而使得第一开关单元与第二开关单元在同一时间至少其一截止。
文档编号G09F9/35GK102957140SQ20121052992
公开日2013年3月6日 申请日期2012年12月11日 优先权日2012年9月13日
发明者曾建彰, 刘匡祥, 杨雅婷 申请人:友达光电股份有限公司