1.一种驱动电路，包括：
第一晶体管，具有第一端，耦接至第一节点，第二端，耦接至第二节点以及导通端，耦接至第三节点；
第二晶体管，具有第一端，耦接至第一节点，第二端，耦接至第三节点以及导通端，用以接收第一控制信号；
第三晶体管，具有第一端，耦接至第二节点，第二端，用以接收显示信号，以及导通端，用以接收第二控制信号；
第四晶体管，具有第一端，耦接至发光元件，第二端，耦接至第一节点以及导通端，用以接收第三控制信号；
第五晶体管，具有第一端，耦接至高电压电位，第二端，耦接至该第二节点以及导通端，用以接收第四控制信号；
电容，具有第一端，耦接至该高电压电位，以及第二端，耦接至该第三节点；以及
发光装置，具有第一端，耦接至低电压电位，以及第二端耦接至第四晶体管的第一端。
2.如权利要求1所述的驱动电路，其中该驱动电路的操作流程如下：
在第一时间点时，该第二控制信号以及该第四控制信号为高电压逻辑电平，以关闭该第三晶体管与该第五晶体管，且该第一控制信号与该第三控制信号为低电压逻辑电平，以导通该第二晶体管与该第四晶体管；
在第二时间点，该第二控制信号转变为该低电压逻辑电平以导通该第三晶体管，该第三控制信号转变为该高电压逻辑电平以关闭该第四晶体管；以及
在第三时间点，该第一控制信号与该第二控制信号转变为该高电压逻辑电平以关闭该第二晶体管与该第三晶体管，该第三控制信号与该第四控制信号转变为该低电压逻辑电平以导通该第四晶体管与该第五晶体管。
3.如权利要求1所述的驱动电路，其中该第一控制信号与该第二控制信号相同，且该驱动电路的操作流程如下：
在第一时间点时，该第一控制信号、第二控制信号以及该第三控制信号为低电压逻辑电平，以导通该第二晶体管、该第三晶体管与该第四晶体管， 且该第四控制信号为高电压逻辑电平，以关闭该第五晶体管；
在第二时间点，该第三控制信号转变为该高电压逻辑电平以关闭该第四晶体管；以及
在第三时间点，该第一控制信号与该第二控制信号转变为该高电压逻辑电平以关闭该第二晶体管与该第三晶体管，该第三控制信号与该第四控制信号转变为该低电压逻辑电平以导通该第四晶体管与该第五晶体管。
4.如权利要求1所述的驱动电路，其中该第三控制信号与该第四控制信号相同，且该驱动电路的操作流程如下：
在第一时间点，该第二控制信号为高电压逻辑电平以关闭该第三晶体管，该第一控制信号、第三控制信号与第四控制信号为低电压逻辑电平以导通该第二晶体管、该第四晶体管以及该第五晶体管；
在第二时间点，该第三控制信号与该第四控制信号转变为该高电压逻辑电平，以关闭该第四晶体管以及该第五晶体管；
在第三时间，该第二控制信号转变为该低电压逻辑电平以导通该第三晶体管；以及
在第四时间点时，该第二控制信号转变为该高电压逻辑电平以关闭该第三晶体管，该第三控制信号与第四控制信号转变为该低电压逻辑电平以导通该第四晶体管以及该第五晶体管。
5.如权利要求4所述的驱动电路，其中该第一控制信号与该第二控制信号相同，该第三控制信号与该第四控制信号相同，且该驱动电路的一操作流程如下：
在第一时间点，该第一控制信号、该第二控制信号、该第三控制信号与该第四控制信号为一低电压逻辑电平以导通驱动电路内的所有晶体管；
在第二时间点，该第三控制信号与该第四控制信号转变为一高电压逻辑电平以关闭第四晶体管与第五晶体管；
在第三时间点，该第一控制信号与该第二控制信号转变为该高电压逻辑电平以关闭该第二晶体管与该第三晶体管；
在第四时间点，该第一控制信号与该第二控制信号转变为该低电压逻辑电平以导通该第二晶体管与该第三晶体管；以及
在第五时间点，该第一控制信号与该第二控制信号转变为该高电压逻辑电平以关闭该第二晶体管与该第三晶体管，且该第三控制信号与该第四控制 信号转变为低电压逻辑电平以导通该第四晶体管以及该第五晶体管。
6.一种驱动电路，包括：
第一晶体管，具有第一端，耦接至第一节点，第二端，耦接至第二节点以及导通端，耦接至第三节点；
第二晶体管，具有第一端，耦接至该第一节点，第二端，耦接至该第三节点以及导通端，用以接收第一控制信号；
第三晶体管，具有第一端，耦接至该第二节点，第二端，用以接收显示信号，以及导通端，用以接收第二控制信号；
第四晶体管，具有第一端，耦接至该第四节点，第二端，耦接至该第一节点以及导通端，用以接收第三控制信号；
第五晶体管，具有第一端，耦接至高电压电位，第二端，耦接至该第二节点以及导通端，用以接收第四控制信号；
第六晶体管，具有第一端，耦接至参考电压，第二端，耦接至该第四节点以及导通端，接收重置信号；
电容，具有第一端，耦接至该高电压电位，以及第二端，耦接至该第三节点；以及
发光装置，具有第一端，耦接至一低电压电位，以及第二端耦接至该第四节点。
7.如权利要求6所述的驱动电路，其中该驱动电路的操作流程如下：
在第一时间点，该第二控制信号与该第四控制信号为高电压逻辑电平以关闭该第三晶体管与该第五晶体管，该重置信号、该第一控制信号以及该第三控制信号为低电压逻辑电平以导通该第六晶体管、该第二晶体管以及该第四晶体管被导通；
在第二时间点，该第二控制信号转变为该低电压逻辑电平以导通该第三晶体管，该第三控制信号与该重置信号转变为该高电压逻辑电平以关闭该第四晶体管与该第六晶体管；以及
在第三时间点，该第二控制信号转变为该高电压逻辑电平以关闭该第三晶体管，该第一控制信号转变为该高电压逻辑电平以关闭该第二晶体管，该第三控制信号与该第四控制信号转变为该低电压逻辑电平以导通该第四晶体管与该第五晶体管。
8.如权利要求6所述的驱动电路，其中该重置信号、该第一控制信号以 及该第二控制信号相同，且该驱动电路的操作流程如下：
在第一时间点，该第四控制信号为高电压逻辑电平以关闭该第五晶体管，该重置信号、该第一控制信号、该第二控制信号以及该第三控制信号为低电压逻辑电平以导通该第六晶体管、该第二晶体管、该第三晶体管以及该第四晶体管被导通；
在第二时间点，该第三控制信号转变为该高电压逻辑电平以关闭该第四晶体管；以及
在第三时间点，该第三控制信号与该第四控制信号转变为该低电压逻辑电平以导通该第四晶体管与该第五晶体管，该重置信号、该第一控制信号以及该第二控制信号变为该高电压逻辑电平以关闭该第六晶体管、该第二晶体管以及该第三晶体管。
9.如权利要求6所述的驱动电路，其中该第三控制信号与第四控制信号相同，且该驱动电路的操作流程如下：
在第一时间点，该第二控制信号为高电压逻辑电平，以关闭该第三晶体管，该重置信号、该第一控制信号、该第三控制信号与该第四控制信号为低电压逻辑电平，以导通该第二晶体管、该第六晶体管、该第四晶体管以及该第五晶体管；
在第二时间点，该第三控制信号与该第四控制信号转变为该高电压逻辑电平，以关闭第四晶体管以及第五晶体管；
在第三时间点，该第二控制信号转变为该低电压逻辑电平以导通该第三晶体管；
在第四时间点，该重置信号转变为该高电压逻辑电平以关闭该第六晶体管；以及
在第五时间点，该第三控制信号与该第四控制信号转变为该低电压逻辑电平以导通该第四晶体管以及该第五晶体管，且该第一控制信号与该第二控制信号转变为高电压逻辑电平，以关闭该第三晶体管与该第二晶体管。
10.如权利要求6所述的驱动电路，其中该第三控制信号与第四控制信号相同，且该重置信号、该第一控制信号以及该第二控制信号相同，该驱动电路的操作流程如下：
在第一时间点，该重置信号、该第一控制信号、该第二控制信号、该第三控制信号与第四控制信号为低电压逻辑电平，使得驱动电路内的所有晶体 管导通；
在第二时间点，该第三控制信号与该第四控制信号转变为高电压逻辑电平，以关闭该第四晶体管与该第五晶体管；
在第三时间点，该第一控制信号与该第二控制信号转变为高电压逻辑电平，以关闭该第二晶体管与该第三晶体管；
在第四时间点，该第一控制信号与该第二控制信号转变为低电压逻辑电平，以导通该第二晶体管与该第三晶体管；以及
在第五时间点，该第一控制信号与该第二控制信号转变为高电压逻辑电平，以关闭该第二晶体管与该第三晶体管，该第三控制信号与该第四控制信号转变为低电压逻辑电平，以导通该第四晶体管与该第五晶体管。
11.一种驱动电路，包括：
第一晶体管，具有第一端，耦接至第一节点，第二端，耦接至第二节点以及导通端，耦接至第三节点；
第二晶体管，具有第一端，耦接至该第一节点，第二端，耦接至该第三节点以及导通端，用以接收第一控制信号；
第三晶体管，具有第一端，耦接至该第二节点，第二端，用以接收一显示信号，以及一导通端，用以接收一第二控制信号；
第四晶体管，具有第一端，耦接至第四节点，第二端，耦接至该第二节点以及导通端，用以接收第三控制信号；
第五晶体管，具有第一端，耦接至高电压电位，第二端，耦接至该第一节点以及导通端，用以接收一第四控制信号；
电容，具有第一端，耦接至该第三节点，以及第二端，耦接至该第四节点；以及
发光装置，具有第一端，耦接至一低电压电位，以及第二端耦接至该第四节点。
12.如权利要求11所述的驱动电路，其中该驱动电路的操作流程如下：
在第一时间点，该第二控制信号以及该第四控制信号为低电压逻辑电平，以关闭该第三晶体管与该第五晶体管，该第一控制信号与该第三控制信号为高电压逻辑电平，以导通该第二晶体管与该第四晶体管；
在第二时间点，该第二控制信号转变为高电压逻辑电平以导通该第三晶体管，该第三控制信号转变为低电压逻辑电平以关闭该第五晶体管；以及
在第三时间点，该第一控制信号与该第二控制信号转变为低电压逻辑电平以关闭该第三晶体管与该第二晶体管，且该第三控制信号与该第四控制信号转变为高电压逻辑电平以导通该第四晶体管与该第五晶体管。
13.一种驱动电路，包括：
第一晶体管，具有第一端，耦接至第一节点，第二端，耦接至第二节点以及导通端，耦接至第三节点；
第二晶体管，具有第一端，耦接至该第一节点，第二端，耦接至该第三节点以及导通端，用以接收第二控制信号；
第三晶体管，具有第一端，耦接至该第二节点，第二端，用以接收显示信号，以及导通端，用以接收第二控制信号；
第四晶体管，具有第一端，耦接至第四节点，第二端，耦接至该第二节点以及导通端，用以接收第四控制信号；
第五晶体管，具有第一端，耦接至高电压电位，第二端，耦接至该第一节点以及导通端，用以接收第三控制信号；
第一电容，具有第一端，耦接至该高电压电位，以及第二端，耦接至该第三节点；
第二电容，具有第一端，耦接至该第三节点以及第二端，耦接至该第四节点；以及
发光装置，具有第一端，耦接至低电压电位，第二端耦接至该第四节点。
14.如权利要求13所述的驱动电路，其中该驱动电路的操作流程如下：
在第一时间点，该第二控制信号以及该第四控制信号为低电压逻辑电平，以关闭该第三晶体管与嘎第五晶体管，该第一控制信号与该第三控制信号为高电压逻辑电平，以导通该第二晶体管与该第四晶体管：
在第二时间点，该第二控制信号转变为高电压逻辑电平以导通该第三晶体管，该第三控制信号转变为低电压逻辑电平，以关闭该第五晶体管；以及
在第三时间点，该第一控制信号与该第二控制信号转变为低电压逻辑电平以关闭该第三晶体管与该第二晶体管，该第三控制信号与该第四控制信号转变为高电压逻辑电平以导通该第四晶体管与该第五晶体管。
15.一种驱动电路，包括：
第一晶体管，具有第一端，耦接至第一节点，第二端，耦接至第二节点以及导通端，耦接至第三节点；
第二晶体管，具有第一端，耦接至该第一节点，第二端，耦接至该第三节点以及导通端，用以接收第一控制信号；
第三晶体管，具有第一端，耦接至第二节点，第二端，用以接收显示信号，以及导通端，用以接收第二控制信号；
第四晶体管，具有第一端，耦接至第四节点，第二端，耦接至该第二节点以及导通端，用以接收第四控制信号；
第五晶体管，具有第一端，耦接至高电压电位，第二端，耦接至该第一节点以及导通端，用以接收第三控制信号；
第一电容，具有第一端，耦接至该高电压电位，以及第二端，耦接至该第三节点；
第二电容，具有第一端，耦接至该第三节点以及第二端，耦接至该第二节点；以及
发光装置，具有第一端，耦接至一低电压电位，以及第二端耦接至该第二节点。
16.如权利要求15所述的驱动电路，其中该驱动电路的一操作流程如下：
在第一时间点，该第二控制信号以及该第四控制信号为低电压逻辑电平，以关闭该第三晶体管与该第五晶体管，该第一控制信号与该第三控制信号为高电压逻辑电平，以导通该第二晶体管与该第四晶体管；
在第二时间点，该第二控制信号转变为高电压逻辑电平以导通该第三晶体管，且该第三控制信号转变为低电压逻辑电平，以关闭该第五晶体管；以及
在第三时间点，该第一控制信号与该第二控制信号转变为低电压逻辑电平以关闭该第三晶体管与该第二晶体管，该第三控制信号与该第四控制信号转变为高电压逻辑电平以导通该第四晶体管与该第五晶体管。