发射控制驱动器的制作方法

本发明构思的示例性实施方式总体涉及显示设备。更具体地，本发明构思的示例性实施方式涉及发射控制驱动器以及具有该发射控制驱动器的显示设备。
背景技术：
：通常，传统平板显示设备包括显示面板和面板驱动器。显示面板包括多条数据线、多条扫描线、多条发射控制线以及多个像素。面板驱动器包括向数据线提供数据信号的数据驱动器、向扫描线提供扫描信号的扫描驱动器以及向发射控制线提供发射控制信号的发射控制驱动器。发射控制驱动器包括分别向发射控制线输出发射控制信号的多个级。每一级包括多个晶体管和电容器。当施加至发射控制驱动器的电源电压的电压电平增加以驱动大型显示设备时，晶体管的阈值电压随时间显著改变。最终，发射控制信号不可再被输出。技术实现要素：示例性实施方式提供能够更稳定地输出发射控制信号的发射控制驱动器。示例性实施方式提供具有该发射控制驱动器的显示设备。根据一些示例性实施方式，发射控制驱动器可包括被配置为分别输出多个发射控制信号的多个级。每一级可包括：输入电路，被配置为接收来自先前级中的一个的先前发射控制信号或接收垂直启动信号，并且被配置为响应于第一时钟信号而控制第一节点的电压和第二节点的电压；稳定电路，被配置为响应于第二节点的电压以及第二时钟信号而稳定第一节点的电压；电压调整电路，连接在第二节点与第三节点之间，该电压调整电路被配置为对第二节点的电压升压并且被配置为控制第二节点的升压电压；以及输出电路，被配置为响应于第一节点的电压以及第三节点的电压而控制发射控制信号。在示例性实施方式中，电压调整电路可包括：节点晶体管，包括被配置为接收第一电源电压的栅电极、连接至第二节点的第一电极以及连接至第四节点的第二电极；第一电压调整晶体管，包括连接至第四节点的栅电极、被配置为接收第三时钟信号的第一电极以及连接至第五节点的第二电极；电压调整电容器，包括连接至第四节点的第一电极以及连接至第五节点的第二电极；以及第二电压调整晶体管，包括被配置为接收第二时钟信号的栅电极、连接至第五节点的第一电极以及连接至第三节点的第二电极。在示例性实施方式中，第三时钟信号可与第二时钟信号基本相同。在示例性实施方式中，第三时钟信号的对应于第一逻辑电平的电压可低于第二时钟信号的对应于第一逻辑电平的电压。在示例性实施方式中，每一级可进一步包括负载降低电路，该负载降低电路包括节点电容器，节点电容器具有被配置为接收第一时钟信号的第一电极以及连接至第二节点的第二电极。在示例性实施方式中，稳定电路可包括：第一稳定晶体管，包括连接至第二节点的栅电极、被配置为接收第二电源电压的第一电极以及连接至第六节点的第二电极；第二稳定晶体管，包括连接至第二节点的栅电极、连接至第六节点的第一电极、以及第二电极；以及第三稳定晶体管，包括被配置为接收第二时钟信号的栅电极、连接至第二稳定晶体管的第二电极的第一电极以及连接至第一节点的第二电极。在示例性实施方式中，每一级可进一步包括第一漏电流阻挡电路，该第一漏电流阻挡电路被配置为响应于第一节点的电压而将第六节点的电压控制为第一逻辑电平。在示例性实施方式中，输出电路可包括：第一输出电路，被配置为响应于第一节点的电压而将发射控制信号控制为第一逻辑电平；以及第二输出电路，被配置为响应于第三节点的电压而将发射控制信号控制为第二逻辑电平。在示例性实施方式中，每一级可进一步包括：第一保持电路，被配置为响应于第一时钟信号而使第二节点的电压维持处于第一逻辑电平；以及第二保持电路，被配置为响应于第一节点的电压而使第三节点的电压维持处于第二逻辑电平。在示例性实施方式中，第二保持电路可包括：第一保持晶体管，包括连接至第一节点的栅电极、被配置为接收第二电源电压的第一电极以及连接至第七节点的第二电极；以及第二保持晶体管，包括连接至第一节点的栅电极、连接至第七节点的第一电极以及连接至第三节点的第二电极。在示例性实施方式中，每一级可进一步包括第二漏电流阻挡电路，该第二漏电流阻挡电路被配置为响应于第三节点的电压而将第七节点的电压控制为第一逻辑电平。在示例性实施方式中，第一输出电路可包括：第一输出晶体管，该第一输出晶体管包括连接至第一节点的栅电极、被配置为接收第一电源电压的第一电极以及连接至发射控制信号输出至的输出端子的第二电极。第二输出电路可包括第二输出晶体管，该第二输出晶体管包括连接至第三节点的栅电极、被配置为接收第三电源电压的第一电极以及连接至输出端子的第二电极。在示例性实施方式中，第三电源电压可高于第二电源电压。在示例性实施方式中，第一输出晶体管的第一宽长比可小于第二输出晶体管的第二宽长比。在示例性实施方式中，电压调整电路可包括：第一电压调整晶体管，包括连接至第二节点的栅电极、被配置为接收第三时钟信号的第一电极以及连接至第五节点的第二电极；电压调整电容器，包括连接至第二节点的第一电极以及连接至第五节点的第二电极；以及第二电压调整晶体管，包括被配置为接收第二时钟信号的栅电极、连接至第五节点的第一电极以及连接至第三节点的第二电极。在示例性实施方式中，第三时钟信号的对应于第一逻辑电平的电压可低于第二时钟信号的对应于第一逻辑电平的电压。在示例性实施方式中，输入电路可包括：第一输入电路，被配置为响应于第一时钟信号而向第一节点施加先前发射控制信号或垂直启动信号；以及第二输入电路，被配置为响应于第一节点的电压而向第二节点施加第一时钟信号。根据一些示例性实施方式，发射控制驱动器可包括被配置为输出多个发射控制信号和多个进位信号的多个级。每一级可包括：输入电路，被配置为接收来自先前级中的一个的先前进位信号或接收垂直启动信号，并且被配置为响应于第一时钟信号而控制第一节点的电压和第二节点的电压；稳定电路，被配置为响应于第二节点的电压以及第二时钟信号而稳定第一节点的电压；电压调整电路，连接在第二节点与第三节点之间，该电压调整电路被配置为对第二节点的电压升压，并且被配置为控制第二节点的升压电压；输出电路，被配置为响应于第一节点的电压以及第三节点的电压而控制发射控制信号；以及进位输出电路，被配置为响应于第一节点的电压以及第三节点的电压而控制进位信号。在示例性实施方式中，稳定电路可包括：第一稳定晶体管，包括连接至第二节点的栅电极、被配置为接收第二电源电压的第一电极以及连接至第六节点的第二电极；第二稳定晶体管，包括连接至第二节点的栅电极、连接至第六节点的第一电极、以及第二电极；以及第三稳定晶体管，包括被配置为接收第二时钟信号的栅电极、连接至第二稳定晶体管的第二电极的第一电极以及连接至第一节点的第二电极。在示例性实施方式中，每一级可进一步包括第三漏电流阻挡电路，该第三漏电流阻挡电路被配置为响应于进位信号而向第六节点施加进位信号。在示例性实施方式中，输出电路可包括：第一输出电路，被配置为响应于第一节点的电压而将发射控制信号控制为第一逻辑电平；以及第二输出电路，被配置为响应于第三节点的电压而将发射控制信号控制为第二逻辑电平。第二输出电路可包括：第三输出晶体管，包括连接至第三节点的栅电极、接收第二电源电压的第一电极以及连接至第八节点的第二电极；以及第四输出晶体管，包括连接至第三节点的栅电极、连接至第八节点的第一电极以及连接至发射控制信号输出至的输出端子的第二电极。在示例性实施方式中，进位输出电路可包括：第一进位输出电路，被配置为响应于第一节点的电压而将进位信号控制为第一逻辑电平；以及第二进位输出电路，被配置为响应于第三节点的电压而将进位信号控制为第二逻辑电平。在示例性实施方式中，每一级可进一步包括第三漏电流阻挡电路，该第三漏电流阻挡电路被配置为响应于进位信号而向第八节点施加进位信号。根据一些示例性实施方式，显示设备可包括：显示面板，包括多条扫描线、多条发射控制线、多条数据线以及多个像素；数据驱动器，被配置为经由数据线向像素提供数据信号；扫描驱动器，被配置为经由扫描线向像素提供扫描信号；发射控制驱动器，包括多个级，该多个级被配置为分别输出多个发射控制信号并且被配置为经由发射控制线向像素提供发射控制信号；以及控制器，被配置为控制数据驱动器、扫描驱动器和发射控制驱动器。发射控制驱动器的每一级可包括：输入电路，被配置为接收来自先前级中的一个的先前发射控制信号或接收垂直启动信号，并且被配置为响应于第一时钟信号而控制第一节点的电压和第二节点的电压；稳定电路，被配置为响应于第二节点的电压以及第二时钟信号而稳定第一节点的电压；电压调整电路，连接在第二节点与第三节点之间，该电压调整电路被配置为对第二节点的电压升压，并且被配置为控制第二节点的升压电压；以及输出电路，被配置为响应于第一节点的电压和第三节点的电压而控制发射控制信号。在示例性实施方式中，电压调整电路可包括：第一电压调整晶体管，包括连接至第二节点的栅电极、被配置为接收第三时钟信号的第一电极以及连接至第五节点的第二电极；电压调整电容器，包括连接至第二节点的第一电极以及连接至第五节点的第二电极；以及第二电压调整晶体管，包括被配置为接收第二时钟信号的栅电极、连接至第五节点的第一电极以及连接至第三节点的第二电极。在示例性实施方式中，第三时钟信号的对应于第一逻辑电平的电压可低于第二时钟信号的对应于第一逻辑电平的电压。在示例性实施方式中，控制器可被配置为感测通过发射控制驱动器的电力端子流动的电流的大小，并且基于感测的大小调整第三时钟信号的电压。在示例性实施方式中，发射控制驱动器的每一级可进一步包括负载降低电路，该负载降低电路包括节点电容器，节点电容器具有被配置为接收第一时钟信号的第一电极以及连接至第二节点的第二电极。因此，根据示例性实施方式的发射控制驱动器包括电压调整电路，该电压调整电路将每一级中的节点的电压控制为高电平电压，由此降低晶体管的负载。在发射控制驱动器中，彼此串联连接的两个晶体管位于每一级的其中出现漏电流的部分中，并且随后高电平电压施加至两个晶体管之间的节点，由此防止或降低漏电流。因此，发射控制驱动器可稳定地维持每一级中的节点的电压，并且防止由晶体管的阈值电压的变化或偏差而造成的发射控制信号的异常脉冲。此外，大型显示设备可通过包括改善可靠性的发射控制驱动器而被更稳定地驱动。附图说明在下文中将参考附图更完全地描述示例性实施方式，在附图中示出各种实施方式。图1是示出根据一个示例性实施方式的显示设备的框图。图2是示出包括在图1的显示设备中的像素的实例的电路图。图3是示出包括在图1的显示设备中的发射控制驱动器的一个实例的框图。图4是示出包括在图3的发射控制驱动器中的级的一个实例的电路图。图5是用于描述图4的级的操作的时序图。图6是示出包括在图3的发射控制驱动器中的级的另一实例的电路图。图7是用于描述图6的级的操作的时序图。图8是示出包括在图1的显示设备中的发射控制驱动器的另一实例的框图。图9是示出包括在图8的发射控制驱动器中的级的一个实例的电路图。图10是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。图11是示出包括在图10的发射控制驱动器中的级的一个实例的电路图。图12a和图12b是用于描述图11的级的效果的波形。图13是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。图14是示出包括在图13的发射控制驱动器中的级的一个实例的电路图。图15a和图15b是用于描述图14的级的效果的波形。图16是示出包括在图13的发射控制驱动器中的级的另一实例的电路图。图17是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。图18是示出包括在图17的发射控制驱动器中的级的一个实例的电路图。图19a和图19b是用于描述图18的级的效果的波形。图20是示出包括在图17的发射控制驱动器中的级的另一实例的电路图。具体实施方式在下文中将参考附图更完全地描述示例性实施方式，在附图中示出各种实施方式。各个附图不必按比例绘制。所有数值都是近似的，并且可改变。特定材料和组合物的所有实例都是非限制性的，并且仅是示例性的。可使用其他合适的材料和组合物来代替。图1是示出根据一个示例性实施方式的显示设备的框图。参考图1，显示设备1000可包括显示面板100、扫描驱动器200、发射控制驱动器300、数据驱动器400以及控制器500。显示面板100可显示图像。显示面板100可包括多条扫描线sl1至sln、多条数据线dl1至dlm、多条发射控制线em1至emn以及多个像素px。例如，显示面板100可包括n*m个像素px，因为像素px布置在与扫描线sl1至sln和数据线dl1至dlm的交点相对应的位置处。扫描驱动器200可基于第一控制信号cnt1经由扫描线sl1至sln向像素px提供扫描信号。发射控制驱动器300可基于第二控制信号cnt2经由发射控制线em1至emn向像素px提供发射控制信号。发射控制驱动器300可包括分别输出发射控制信号的多个级。发射控制驱动器300的每一级可包括第一输入电路、第二输入电路、第一输出电路、稳定电路、电压调整电路以及第二输出电路。每一级的电压调整电路可控制节点的升压电压以降低该级中的晶体管的负载。在一个示例性实施方式中，发射控制驱动器300的每一级也可包括降低节点的升压电压的负载降低电路。另外，在发射控制驱动器300的每一级中，彼此串联连接的两个晶体管位于每一级的其中出现漏电流的部分中，并且随后高电平电压施加在两个晶体管之间以防止或降低漏电流。因此，发射控制驱动器300可通过降低这些晶体管的负载来防止其晶体管的阈值电压的改变，并且因此可更稳定地输出发射控制信号。在下文中，将参考图4、图6、图9、图11、图14、图16、图18以及图20更详细地描述发射控制驱动器300的级的结构。数据驱动器400可接收第三控制信号ctl3并且输出图像数据odata。数据驱动器400可将输出图像数据odata转换为模拟式数据信号，并且基于第三控制信号ctl3经由数据线dl1至dlm向像素px提供数据信号。控制器500可控制扫描驱动器200、发射控制驱动器300以及数据驱动器400。控制器500可从显示设备1000外部或之外的源(例如，系统板)接收输入图像数据idata和控制信号cnt。控制器500可生成第一控制信号ctl1至第三控制信号ctl3以控制扫描驱动器200、发射控制驱动器400以及数据驱动器500。更具体地，用于控制扫描驱动器200的第一控制信号ctl1以及用于控制发射控制驱动器300的第二控制信号ctl2可分别包括垂直启动信号、时钟信号等。用于控制数据驱动器400的第三控制信号ctl3可包括水平启动信号、负载信号等。控制器500可基于输入图像数据idata而生成适于显示面板100的操作条件的输出图像数据odata，并且可向数据驱动器400提供输出图像数据odata。在一个示例性实施方式中，控制器500可感测通过发射控制驱动器300的电力端子流动的电流的大小，并且可基于感测的电流大小来调整提供至发射控制驱动器300的发射控制时钟信号的电压电平。例如，控制器500可使用查询表(lut)来确定发射控制时钟信号的电压，在该查询表中，存储有通过电力端子流动的电流的大小与发射控制时钟信号的电压电平之间的关系。控制器500可以在嵌入式电源管理集成电路(pmic)中调整发射控制时钟信号的电压，并且向发射控制驱动器300提供发射控制时钟信号。图2是示出包括在图1的显示设备中的像素的实例的电路图。参考图2，像素pxij可包括有机发光二极管oled、驱动晶体管t1、电容器cst、开关晶体管t2以及发射控制晶体管t3。驱动晶体管t1可包括连接至开关晶体管t2的第二电极的栅电极、连接至发射控制晶体管t3的第二电极的第一电极以及连接至oled的第一电极的第二电极。开关晶体管t2可包括连接至扫描线sli的栅电极、连接至数据线dli的第一电极以及连接至驱动晶体管t1的栅电极的第二电极。因此，开关晶体管t2可响应于扫描信号而向驱动晶体管t1的栅电极提供数据信号。电容器cst可包括连接至驱动晶体管t1的栅电极的第一电极以及连接至驱动晶体管t1的第二电极的第二电极。电容器cst可向施加至驱动晶体管t1的栅电极的数据信号充电，并且可在开关晶体管t2断开之后维持驱动晶体管t1的栅电极的充电电压。发射控制晶体管t3可包括连接至发射控制线emi的栅电极、接收第一发射电压elvdd的第一电极以及连接至驱动晶体管t1的第一电极的第二电极。因此，发射控制晶体管t3可响应于来自发射控制线emi的发射控制信号而控制通过驱动晶体管t1流动的驱动电流的流动。oled可包括连接至驱动晶体管t1的第二电极的第一电极以及接收第二发射电压elvss的第二电极。oled可基于驱动电流而发光。尽管图2的示例性实施方式描述了像素pxij包括三个晶体管和一个电容器，但是像素pxij可利用各种结构以各种方式来实现。例如，像素可进一步包括用于响应于初始化控制信号而初始化驱动晶体管和电容器的电极的晶体管。图3是示出包括在图1的显示设备中的发射控制驱动器的一个实例的框图。参考图3，发射控制驱动器300a可包括多个级stg1至stgn。级stg1至stgn中的每一个可输出发射控制信号。级stg1至stgn中的每一个可包括输入端子in、第一时钟端子ct1、第二时钟端子ct2、第一电力端子vt1、第二电力端子vt2以及输出端子out。具有不同定时的第一发射控制时钟信号gck1和第二发射控制时钟信号gck2可施加至每一级的第一时钟端子ct1和第二时钟端子ct2。例如，第二发射控制时钟信号gck2可以是与第一发射控制时钟信号gck1反相的信号。在相邻级中，第一发射控制时钟信号gck1和第二发射控制时钟信号gck2可以相反顺序施加。例如，在奇数级(例如，stg1、stg3等)中，第一发射控制时钟信号gck1可施加至第一时钟端子ct1作为第一时钟信号，并且第二发射控制时钟信号gck2可施加至第二时钟端子ct2作为第二时钟信号。相对地，在偶数级(例如，stg2、stg4等)中，第二发射控制时钟信号gck2可施加至第一时钟端子ct1作为第一时钟信号，并且第一发射控制时钟信号gck1可施加至第二时钟端子ct2作为第二时钟信号。垂直启动信号stv或从先前级中的一个输出的先前发射控制信号可施加至输入端子in。例如，垂直启动信号stv施加至第一级stg1的输入端子in。先前发射控制信号可分别施加至紧接后续级src2至srcn的每个输入端子in。发射控制信号可分别经由级stg1至stgn的输出端子out而输出至发射控制线。对应于第一逻辑电平的第一电源电压vgh可提供至级stg1至stgn的第一电力端子vt1。例如，第一电源电压vgh可对应于高电平电压。对应于第二逻辑电平的第二电源电压vgl可提供至级stg1至stgn的第二电力端子vt2。例如，第二电源电压vgl可对应于低电平电压。图4是示出包括在图3的发射控制驱动器中的级的一个实例的电路图。参考图4，发射控制驱动器的级stga可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路325、稳定电路330、电压调整电路340、第一保持电路350以及第二保持电路355。第一输入电路310可响应于第一时钟信号clk1而将先前发射控制信号em(i-1)或垂直启动信号stv施加至第一节点n1。在一个示例性实施方式中，第一输入电路310可包括第一输入晶体管m1。第一输入晶体管m1可包括连接至第一时钟端子的栅电极、连接至输入端子的第一电极以及连接至第一节点n1的第二电极。此处，施加至第一时钟端子的第一时钟信号clk1与奇数级中的第一发射控制时钟信号gck1相对应并且与偶数级中的第二发射控制时钟信号gck2相对应。第二输入电路315可响应于第一节点n1的电压而向第二节点n2施加第一时钟信号clk1。在一个示例性实施方式中，第二输入电路315可包括彼此串联连接以降低漏电流并降低晶体管的负载的第二输入晶体管m4-1和第三输入晶体管m4-2。第二输入晶体管m4-1可包括连接至第一节点n1的栅电极、连接至第一时钟端子的第一电极以及连接至第三输入晶体管m4-2的第一电极的第二电极。第三输入晶体管m4-2可包括连接至第一节点n1的栅电极、连接至第二输入晶体管m4-1的第二电极的第一电极以及连接至第二节点n2的第二电极。当第二节点n2的电压对应于高电平电压时，第二输入电路315可降低从第二节点n2流动至第一时钟端子的漏电流。第一输出电路320可响应于第一节点n1的电压而将发射控制信号em(i)控制为第一逻辑电平。在一个示例性实施方式中，第一输出电路320可包括第一输出晶体管m10。第一输出晶体管m10可包括连接至第一节点n1的栅电极、接收第一电源电压vgh的第一电极以及连接至发射控制信号em(i)输出至的输出端子的第二电极。第二输出电路325可响应于第三节点n3的电压而将发射控制信号em(i)控制为第二逻辑电平。在一个示例性实施方式中，第二输出电路325可包括第二输出晶体管m9。第二输出晶体管m9可包括连接至第三节点n3的栅电极、接收第二电源电压vgl的第一电极以及连接至输出端子的第二电极。稳定电路330可响应于第二节点n2的电压以及第二时钟信号clk2而将第一节点n1的电压稳定为第二逻辑电平。因此，发射控制信号em(i)可被稳定。此处，第二时钟信号clk2与奇数级中的第二发射控制时钟信号gck2相对应并且与偶数级中的第一发射控制时钟信号gck1相对应。稳定电路330可包括彼此串联连接的第一稳定晶体管m2和第三稳定晶体管m3。第一稳定晶体管m2可包括连接至第二节点n2的栅电极、接收第二电源电压vgl的第一电极以及连接至第三稳定晶体管m3的第一电极的第二电极。第三稳定晶体管m3可包括接收第二时钟信号clk2的栅电极、连接至第一稳定晶体管m2的第二电极的第一电极以及连接至第一节点n1的第二电极。电压调整电路340可连接在第二节点n2与第三节点n3之间，以便对第二节点n2的电压升压并且控制第二节点n2的升压电压。在一个示例性实施方式中，电压调整电路340可包括节点晶体管m11、第一电压调整晶体管m7、第二电压调整晶体管m6以及电压调整电容器c2。节点晶体管m11可包括接收第一电源电压vgh的栅电极、连接至第二节点n2的第一电极以及连接至第四节点n4的第二电极。节点晶体管m11可位于第二节点n2与第四节点n4之间，该第四节点的电压通过电压调整电容器c2升压以降低第二节点n2的电压。第一电压调整晶体管m7可包括连接至第四节点n4的栅电极、接收第二时钟信号clk2的第一电极以及连接至第五节点n5的第二电极。电压调整电容器c2可包括连接至第四节点n4的第一电极以及连接至第五节点n5的第二电极。第二电压调整晶体管m6可包括接收第二时钟信号clk2的栅电极、连接至第五节点n5的第一电极以及连接至第三节点n3的第二电极。第一保持电路350可响应于第一时钟信号clk1而使第二节点n2的电压维持处于第一逻辑电平。在一个示例性实施方式中，第一保持电路350可包括第三保持晶体管m5。第三保持晶体管m5可包括接收第一时钟信号clk1的栅电极、接收第一电源电压vgh的第一电极以及连接至第二节点n2的第二电极。第二保持电路355可响应于第一节点n1的电压而使第三节点n3的电压维持处于第二逻辑电平。在一个示例性实施方式中，第二保持电路355可包括第四保持晶体管m8。第四保持晶体管m8可包括连接至第一节点n1的栅电极、接收第二电源电压vgl的第一电极以及连接至第三节点n3的第二电极。此外，级stga可进一步包括用于维持第一输出晶体管m10的栅电极的电压的第一电容器360以及用于维持第二输出晶体管m9的栅电极的电压的第二电容器365。图5是用于描述图4的级的操作的时序图。参考图4和图5，包括在电压调整电路340中的节点晶体管m11可位于第二节点n2与第四节点n4之间，以降低第二节点n2的电压并且降低连接至第二节点n2的晶体管的负载(即，第一稳定晶体管m2、第三保持晶体管m5、第二输入晶体管m4-1以及第三输入晶体管m4-2)。在第一周期p1期间，从先前级输出的先前发射控制信号em(i-1)可处于高电平。第一输入电路310可响应于第一时钟信号clk1而将设定为处于其高电平的先前发射控制信号em(i-1)施加至第一节点n1。因此，第一节点n1的电压可被设为处于高电平。另外，发射控制信号em(i)可通过第一输出电路320而维持处于高电平。在第二周期p2期间，先前发射控制信号em(i-1)可从其高电平转换为低电平。第一输入电路310可响应于时钟信号clk1而将低电平的先前发射控制信号em(i-1)施加至第一节点n1。因此，节点n1的电压可被设为处于低电平。第二节点n2和第四节点n4的电压可被第一保持晶体管350设为高电平。因为第一电压调整晶体管m7向第五节点n5施加低电平的第二时钟信号clk2，所以第五节点n5的电压可被设为处于低电平。因为第二电压调整晶体管m6通过第二时钟信号clk2的低电平而断开，所以第三节点n3的电压可被设为处于低电平。因此，第二输出晶体管m9可断开，并且发射控制信号em(i)可维持处于高电平。在第三周期p3期间，第二时钟信号clk2可从高电平转换为低电平，并且此后再次从低电平转换为高电平。因此，由于电压调整电容器c2的耦合，第四节点n4的电压通过第二时钟信号clk2的电位的变化而自举升压(boot-strap)。此时，第四节点n4的电压对应于升压高电平。然而，因为高电平电压施加至节点晶体管m11的栅电极并且升压高电平电压施加至节点晶体管m11的第二电极，所以第二节点n2的电压可不增加。此后，当第二时钟信号clk2从高电平转换为低电平时，因为第一调整晶体管m7向第五节点n5施加第二时钟信号clk2，所以第四节点n4的升压电压可降低。第三节点n3的电压可以是高电平，因为第二电压调整晶体管m6响应于第二时钟信号clk2而向第三节点n3施加第五节点n5的电压。因此，第二输出晶体管m9可向输出端子施加第二电源电压vgl，并且因此发射控制信号em(i)可在第三周期p3期间维持处于低电平。在第四周期p4期间，第一节点n1的电压维持处于高电平并且第三节点n3的电压维持处于低电平。因此，发射控制信号em(i)可维持处于高电平。图6是示出包括在图3的发射控制驱动器中的级的另一实例的电路图。参考图6，发射控制驱动器的级stgb可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路325、稳定电路330、电压调整电路341、第一保持电路350、第二保持电路355以及负载降低电路370。根据本示例性实施方式的级stgb与在图4中描述的示例性实施方式的级基本相同，除了添加负载降低电路370以外(对应地，省去晶体管m11)。因此，相同参考标号将用于指代与在图4的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。电压调整电路341可连接在第二节点n2与第三节点n3之间，以便对第二节点n2的电压升压并且控制第二节点n2的升压电压。在一个示例性实施方式中，电压调整电路341可包括第一电压调整晶体管m7-1、第二电压调整晶体管m6以及电压调整电容器c2-1。第一电压调整晶体管m7-1可包括连接至第二节点n2的栅电极、接收第二时钟信号clk2的第一电极以及连接至第五节点n5的第二电极。电压调整电容器c2-1可包括连接至第二节点n2的第一电极以及连接至第五节点n5的第二电极。第二电压调整晶体管m6可包括接收第二时钟信号clk2的栅电极、连接至第五节点n5的第一电极以及连接至第三节点n3的第二电极。负载降低电路370可降低第二节点n2的负载。负载降低电路370可包括节点电容器c4。节点电容器c4可包括接收第一时钟信号clk1的第一电极以及连接至第二节点n2的第二电极。在包括串联电容器的电路中，跨每个电容器的电压降可取决于每个电容器的电容而不同。因此，第二节点n2的升压电压的大小可通过节点电容器c4的电容与电压调整电容器c2-1的电容的比值来确定。图7是用于描述图6的级的操作的时序图。参考图6和图7，包括在负载降低电路370中的节点电容器c4可降低第二节点n2的电压，由此降低连接至第二节点n2的晶体管(即，第一稳定晶体管m2、第三保持晶体管m5、第二输入晶体管m4-1以及第三输入晶体管m4-2)的负载。根据本示例性实施方式的级stgb的操作与在图5中描述的示例性实施方式的级的操作基本相同，除了因为级不包括节点晶体管，升压电压通过电压调整电容器施加至第二节点以外。因此，相同参考标号将用于指代与在图5的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。第一时钟信号clk1和第二时钟信号clk2以及第一电源电压vgh的高电平电压被设为38v，并且第一时钟信号clk1和第二时钟信号clk2以及第二电源电压vgl的低电平电压被设为-2v。在这种情况下，根据节点电容器c4的电容与电压调整电容器c2-1的电容的比值，施加至第二节点n2的升压电压从第一升压电压2h降低至第二升压电压2h'。具体地，在级不包括节点电容器c4的情况下，施加至第二节点n2的第一升压电压2h测量为72v。另一方面，在节点电容器c4的电容等于电压调整电容器c2-1的电容的情况下，施加至第二节点n2的第二升压电压2h'测量为50.1v。在节点电容器c4的电容是电压调整电容器c2-1的电容的两倍的情况下，施加至第二节点n2的第二升压电压2h'测量为42.1v。[表1]表示节点电容器c4的电容与电压调整电容器c2-1的电容的比值与第二节点的升压电压之间的关系。[表1]比值(c4/c2)2h'0.258.9150.11.545.8242.1因此，考虑到第二节点n2的升压电压，节点电容器c4可实现为具有适当尺寸/电容。例如，第二节点n2的升压电压可确定为使得当第一节点n1的电压对应于低电平时稳定电路正常操作，以便基本上消除发射控制信号em(i)中的波动。此外，施加至第二节点n2的升压电压可确定为使得连接至第二节点n2的晶体管的负载足够小。图8是示出包括在图1的显示设备中的发射控制驱动器的另一实例的框图。参考图8，发射控制驱动器300c可包括多个级stg1至stgn。级stg1至stgn中的每一个可输出发射控制信号。级stg1至stgn中的每一个可包括输入端子in、第一时钟端子ct1、第二时钟端子ct2、第三时钟端子ct3、第一电力端子vt1、第二电力端子vt2以及输出端子out。根据本示例性实施方式的发射控制驱动器300c与在图3中描述的示例性实施方式的驱动器300a基本相同，除了添加第三时钟端子ct3以外。因此，相同参考标号将用于指代与在图3的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。具有不同定时的第一发射控制时钟信号gck1和第二发射控制时钟信号gck2可施加至每一级的第一时钟端子ct1和第二时钟端子ct2。例如，第二发射控制时钟信号gck2可以是与第一发射控制时钟信号gck1反相的信号。在相邻级中，第一发射控制时钟信号gck1和第二发射控制时钟信号gck2可以相反顺序施加。例如，在奇数级(例如，stg1、stg3等)中，第一发射控制时钟信号gck1可施加至第一时钟端子ct1作为第一时钟信号，并且第二发射控制时钟信号gck2可施加至第二时钟端子ct2作为第二时钟信号。相对地，在偶数级(例如，stg2、stg4等)中，第二发射控制时钟信号gck2可施加至第一时钟端子ct1作为第一时钟信号，并且第一发射控制时钟信号gck1可施加至第二时钟端子ct2作为第二时钟信号。具有不同定时的第三发射控制信号gck3和第四发射控制时钟信号gck4中的一个可施加至每一级的第三时钟端子ct3。第三发射控制时钟信号gck3的波形可与第一发射控制时钟信号gck1的波形基本相同。第三发射控制时钟信号gck3的高电平电压可低于第一发射控制时钟信号gck1的高电平电压。第四发射控制时钟信号gck4的波形可与第二发射控制时钟信号gck2的波形基本相同。第四发射控制时钟信号gck4的高电平电压可低于第二发射控制时钟信号gck2的高电平电压。此外，在奇数级(例如，stg1、stg3等)中，第四发射控制时钟信号gck4可施加至第三时钟端子ct3作为第三时钟信号。相对地，在偶数级(例如，stg2、stg4等)中，第三发射控制时钟信号gck3可施加至第三时钟端子ct3作为第三时钟信号。图9是示出包括在图8的发射控制驱动器中的级的一个实例的电路图。参考图9，发射控制驱动器300c的级stgc可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路325、稳定电路330、电压调整电路342、第一保持电路350以及第二保持电路355。根据本示例性实施方式的级stgc与在图4中描述的示例性实施方式的级stga基本相同，除了包括在电压调整电路342中的第一电压调整晶体管m7-2连接至第三时钟端子以外。因此，相同参考标号将用于指代与在图4的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。电压调整电路342可连接在第二节点n2与第三节点n3之间，以由此对第二节点n2的电压升压并且控制第二节点n2的升压电压。在一个示例性实施方式中，电压调整电路342可包括第一电压调整晶体管m7-2、第二电压调整晶体管m6以及电压调整电容器c2-2。第一电压调整晶体管m7-2可包括连接至第二节点n2的栅电极、接收第三时钟信号clk3的第一电极以及连接至第五节点n5的第二电极。电压调整电容器c2-1可包括连接至第二节点n2的第一电极以及连接至第五节点n5的第二电极。第二电压调整晶体管m6可包括接收第二时钟信号clk2的栅电极、连接至第五节点n5的第一电极以及连接至第三节点n3的第二电极。第三时钟信号clk3的波形可与第二时钟信号clk2的波形基本相同。第三时钟信号clk3的高电平电压可低于第二时钟信号clk2的高电平电压。由于电压调整电容器c2-2的耦合，第二节点n2的电压可通过第三时钟信号clk3的电位的变化而自举升压。因此，第二节点n2的升压电压电平可通过第三时钟信号clk3的电压电平调整。在一个示例性实施方式中，可感测通过发射控制驱动器的第二电力端子流动的电流的大小，并且可基于电流的大小来调整第三时钟信号clk3的电压。包括在级中的晶体管的特性(例如，阈值电压)可随时间改变，改变通过电力端子流动的电流的大小。因此，可基于感测电流的大小来调整第三时钟信号clk3的电压，以改进级的可靠性。例如，如果感测电流的大小相对大，则第三时钟信号clk3的电压可被设为相对低电压，因为晶体管的阈值电压下降。另一方面，如果感测电流的大小相对小，则第三时钟信号clk3的电压可被设为相对高电压，因为晶体管的阈值电压增加。尽管图9的示例性实施方式描述电压调整电路包括第一电压调整晶体管、第二电压调整晶体管和电压调整电容器，但是电压调整电路进一步包括节点晶体管。图10是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。参考图10，发射控制驱动器300d可包括多个级stg1至stgn。级stg1至stgn中的每一个可输出发射控制信号。级stg1至stgn中的每一个可包括输入端子in、第一时钟端子ct1、第二时钟端子ct2、第一电力端子vt1、第二电力端子vt2、第三电力端子vt3以及输出端子out。根据本示例性实施方式的发射控制驱动器300d与在图3中描述的示例性实施方式的驱动器300a基本相同，除了第三电力端子vt3添加至每一级以外。因此，相同参考标号将用于指代与在图3的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。对应于第一逻辑电平的第一电源电压vgh可提供至级stg1至stgn的第一电力端子vt1。例如，第一电源电压vgh可对应于高电平电压。对应于第二逻辑电平的第二电源电压vgl1可提供至级stg1至stgn的第二电力端子vt2。例如，第二电源电压vgl1可对应于第一低电平电压。对应于第二逻辑电平的第三电源电压vgl2可提供至级stg1至stgn的第三电力端子vt3。例如，第三电源电压vgl2可与高于第一低电平的第二低电平相对应。图11是示出包括在图10的发射控制驱动器中的级的一个实例的电路图。参考图11，发射控制驱动器300d的级stgd可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路326、稳定电路331、电压调整电路340、第一保持电路350、第二保持电路356、第一漏电流阻挡电路381以及第二漏电流阻挡电路382。根据本示例性实施方式的第一输入电路310、第二输入电路315、电压调整电路340以及第一保持电路350与在图4中描述的示例性实施方式的第一输入电路、第二输入电路、电压调整电路以及第一保持电路基本相同。因此，相同参考标号将用于指代与在图4的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。第一输出电路320可响应于第一节点n1的电压而将发射控制信号em(i)控制为第一逻辑电平。在一个示例性实施方式中，第一输出电路320可包括第一输出晶体管m10。第一输出晶体管m10可包括连接至第一节点n1的栅电极、接收第一电源电压vgh的第一电极以及连接至发射控制信号em(i)输出至的输出端子的第二电极。第二输出电路326可响应于第三节点n3的电压而将发射控制信号em(i)控制为第二逻辑电平。在一个示例性实施方式中，第二输出电路326可包括第二输出晶体管m9。第二输出晶体管m9可包括连接至第三节点n3的栅电极、接收第三电源电压vgl2的第一电极以及连接至输出端子的第二电极。级stgd可接收都与第二逻辑电平相对应的第二电源电压vgl1和第三电源电压vgl2以防止漏电流。在一个示例性实施方式中，第三电源电压vgl2可高于第二电源电压vgl1。稳定电路331和第二保持电路356可将第一节点n1和第三节点n3的电压设为第二电源电压vgl1。相对地，第二输出电路326可将发射控制信号em(i)设为第三电源电压vgl2。因此，当第二电源电压vgl1(即，第一低电平电压)施加至第一输出晶体管m10的栅电极时，高于第二电源电压vgl1的第三电源电压vgl2(即，第二低电平电压)施加至第一输出晶体管m10的第二电极。因此，从第一电极流动至第一输出晶体管m10的第二电极的漏电流可降低。此外，当第二电源电压vgl1施加至第二输出晶体管m9的栅电极时，大于第二电源电压vgl1的第三电源电压vgl2施加至第二输出晶体管m9的第一电极。因此，从第二电极流动至第二输出晶体管m9的第一电极的漏电流可降低。在一个示例性实施方式中，第一输出晶体管m10的第一宽长比可小于第二输出晶体管m9的第二宽长比。第二电源电压vgl1可施加至稳定电路331和第二保持电路356，并且第三电源电压vgl2可施加至第二输出电路326以防止或降低通过第一输出晶体管m10流动的漏电流。因此，第一输出晶体管m10可实现为小尺寸。例如，第一输出晶体管m10的第一宽长比可等于或小于第二输出晶体管m9的第二宽长比的30％。更具体地，第一输出晶体管m10的宽度可大约为120微米，并且第二输出晶体管m9的宽度可大约为450微米。稳定电路331可响应于第二节点n2的电压和第二时钟信号clk2而稳定发射控制信号em(i)。在一个示例性实施方式中，稳定电路331可包括第一稳定晶体管m2-1、第二稳定晶体管m2-2以及第三稳定晶体管m3。第一稳定晶体管m2-1可包括连接至第二节点n2的栅电极、接收第二电源电压vgl1的第一电极以及连接至第六节点n6的第二电极。第二稳定晶体管m2-2可包括连接至第二节点n2的栅电极、连接至第六节点n6的第一电极、以及第二电极。第三稳定晶体管m3可包括接收第二时钟信号clk2的栅电极、连接至第二稳定晶体管m2-2的第二电极的第一电极以及连接至第一节点n1的第二电极。第一漏电流阻挡电路381可响应于第一节点n1的电压而将第六节点n6的电压控制为第一逻辑电平。在一个示例性实施方式中，第一漏电流阻挡电路381可包括第一阻挡晶体管m13。第一阻挡晶体管m13可包括连接至第一节点n1的栅电极、接收第一电源电压vgh的第一电极以及连接至第六节点n6的第二电极。从以上内容，稳定电路331包括彼此串联连接的多个晶体管。因此，当第一节点n1的电压对应于高电平电压时，稳定电路331可降低从第一节点n1流动至第二电源电压vgl1提供至的第二电力端子的漏电流。此外，当第一节点n1的电压对应于高电平电压时，第一漏电流阻挡电路381可将第六节点n6的电压设为高电平电压以防止漏电流从第一节点n1流动至第二电力端子。第二保持电路356可响应于第一节点n1的电压而使第三节点n3的电压维持为第二逻辑电平。在一个示例性实施方式中，第二保持电路356可包括第一保持晶体管m8-1和第二保持晶体管m8-2。第一保持晶体管m8-1可包括连接至第一节点n1的栅电极、接收第二电源电压vgl1的第一电极以及连接至第七节点n7的第二电极。第二保持晶体管m8-2可包括连接至第一节点n1的栅电极、连接至第七节点n7的第一电极以及连接至第三节点n3的第二电极。第二漏电流阻挡电路382可响应于第三节点n3的电压而将第七节点n7的电压控制为第一逻辑电平。在一个示例性实施方式中，第二漏电流阻挡电路382可包括第二阻挡晶体管m12。第二阻挡晶体管m12可包括连接至第三节点n3的栅电极、接收第一电源电压vgh的第一电极以及连接至第七节点n7的第二电极。如可看到的，第二保持电路356包括彼此串联连接的多个晶体管。因此，当第三节点n3的电压对应于高电平电压时，第二保持电路356可降低从第三节点n3流动至第二电源电压vgl1提供至的第二电力端子的漏电流。此外，当第三节点n3的电压对应于高电平电压时，第二漏电流阻挡电路382可将第二保持电路356中的第七节点n7的电压设为高电平电压以防止漏电流从第三节点n3流动至第二电力端子。尽管图11的示例性实施方式描述了漏电流阻挡电路向稳定电路或/和保持电路施加高电平电压，但是实施方式不限于此。例如，级的其中出现漏电流的每个部分可包括彼此串联连接的两个晶体管，其中，漏电流阻挡电路向每个部分中的两个晶体管之间的节点施加高电平电压。图12a和图12b是用于描述图11的级的效果的波形。参考图12a和图12b，彼此串联连接的两个晶体管位于级的其中出现漏电流的每个部分(例如，稳定电路、第二保持电路)中，并且随后漏电流阻挡电路向两个晶体管之间的节点施加高电平电压，由此防止或降低漏电流。如图12a所示，对于级不包括漏电流阻挡电路的情况，当晶体管的阈值电压小于或等于0v时，发射控制信号有波动或者发射控制信号被异常输出。因此，当晶体管的阈值电压在反方向上移动时，发射控制信号有波动或者发射控制信号被异常输出。因此，由显示设备显示的图像有斑点或者显示设备异常显示图像。另一方面，如图12b所示，对于稳定电路和第二保持电路中的每一个包括彼此串联连接的两个晶体管并且漏电流阻挡电路向两个相应晶体管之间的节点施加高电平电压的情况，当晶体管的阈值电压小于或等于-3v时，发射控制信号有波动。因此，如[表2]所示，当晶体管的阈值电压大于或等于-2v时，发射控制信号被稳定输出。[表2]此处，ref表示不包括漏电流阻挡电路的级，stgd表示在图11中描述的级，vth表示级中的晶体管的阈值电压，emhigh表示发射控制信号的对应于高电平的电压，并且emlow表示发射控制信号的对应于低电平的电压。图13是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。参考图13，发射控制驱动器300e可包括多个级stg1至stgn。级stg1至stgn中的每一个可输出发射控制信号。级stg1至stgn中的每一个可包括输入端子in、第一时钟端子ct1、第二时钟端子ct2、第一电力端子vt1、第二电力端子vt2、输出端子out以及进位端子carry。根据本示例性实施方式的发射控制驱动器300e与在图3中描述的示例性实施方式的驱动器300a基本相同，除了添加进位端子carry以外。因此，相同参考标号将用于指代与在图3的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。垂直启动信号stv或从先前级中的一个输出的先前进位信号可施加至级stg1至stgn的输入端子in。例如，垂直启动信号stv施加至第一级stg1的输入端子in。紧接先前发射控制信号可分别施加至其他级src2至srcn的每个输入端子in。发射控制信号可分别经由级stg1至stgn的输出端子out而输出至发射控制线。每个进位信号可经由进位端子carry而输出至下一级。图14是示出包括在图13的发射控制驱动器300e中的级的一个实例的电路图。参考图14，发射控制驱动器的级stge可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路325、稳定电路331、电压调整电路340、第一保持电路350、第二保持电路356、第一进位输出电路390、第二进位输出电路395以及第三漏电流阻挡电路383。根据本示例性实施方式的第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路325、电压调整电路340以及第一保持电路350与在图4中描述的示例性实施方式的第一输入电路、第二输入电路、第一输出电路、第二输出电路、电压调整电路以及第一保持电路基本相同。因此，相同参考标号将用于指代与在图4的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。第一进位输出电路390可响应于第一节点n1的电压而将进位信号cr(i)控制为第一逻辑电平。在一个示例性实施方式中，第一进位输出电路390可包括第一进位晶体管m14。第一进位晶体管m14可包括连接至第一节点n1的栅电极、接收第一电源电压vgh的第一电极以及连接至进位信号cr(i)输出至的进位端子的第二电极。第二进位输出电路395可响应于第三节点n3的电压而将进位信号cr(i)控制为第二逻辑电平。在一个示例性实施方式中，第二进位输出电路395可包括第二进位晶体管m15。第二进位晶体管m15可包括连接至第三节点n3的栅电极、接收第二电源电压vgl的第一电极以及连接至进位端子的第二电极。级stge可输出发射控制信号em(i)和进位信号cr(i)。级stge可向紧接后续级输出进位信号cr(i)作为输入信号而不是当前级的发射控制信号em(i)或反馈信号，由此降低发射控制信号的上升时间和下降时间并且更稳定地输出发射控制信号em(i)。在这种情况下，第一进位晶体管m14和第二进位晶体管m15的尺寸可小于第一输出晶体管m10和第二输出晶体管m9的尺寸，因为进位信号cr(i)用作下一级的输入信号或反馈信号。例如，第一进位输出晶体管m14和第二进位输出晶体管m15的宽度可大约为90微米。稳定电路331可响应于第二节点n2的电压和第二时钟信号clk2而稳定发射控制信号em(i)。在一个示例性实施方式中，稳定电路331可包括第一稳定晶体管m2-1、第二稳定晶体管m2-2以及第三稳定晶体管m3。第一稳定晶体管m2-1可包括连接至第二节点n2的栅电极、接收第二电源电压vgl1的第一电极以及连接至第六节点n6的第二电极。第二稳定晶体管m2-2可包括连接至第二节点n2的栅电极、连接至第六节点n6的第一电极、以及第二电极。第三稳定晶体管m3可包括接收第二时钟信号clk2的栅电极、连接至第二稳定晶体管m2-2的第二电极的第一电极以及连接至第一节点n1的第二电极。第三漏电流阻挡电路383可响应于进位信号cr(i)而向第六节点n6施加进位信号cr(i)。在一个示例性实施方式中，第三漏电流阻挡电路383可包括第三阻挡晶体管m16。第三阻挡晶体管m16可包括连接至进位端子的栅电极、连接至进位端子的第一电极以及连接至第六节点n6的第二电极。因此，稳定电路331包括彼此串联连接的多个晶体管。因此，当第一节点n1的电压对应于高电平电压时，稳定电路331可降低从第一节点n1流动至第二电源电压vgl1提供至的第二电力端子的漏电流。此外，当进位信号的电压对应于高电平电压时，第三漏电流阻挡电路383可将稳定电路331中的第六节点n6的电压设为高电平电压，以降低或防止漏电流从第一节点n1流动至第二电力端子。第二保持电路356可响应于第一节点n1的电压而将第三节点n3的电压维持为第二逻辑电平。在一个示例性实施方式中，第二保持电路356可包括第一保持晶体管m8-1和第二保持晶体管m8-2。第一保持晶体管m8-1可包括连接至第一节点n1的栅电极、接收第二电源电压vgl的第一电极、以及第二电极。第二保持晶体管m8-2可包括连接至第一节点n1的栅电极、连接至第一保持晶体管m8-1的第二电极的第一电极以及连接至第三节点n3的第二电极。第二保持电路356包括彼此串联连接的两个晶体管，以降低当第三节点n3的电压对应于高电平时，从第三节点n3流动至第二电力端子的漏电流。图15a和图15b是用于描述图14的级的效果的波形。参考图15a和图15b，彼此串联连接的两个晶体管位于其中出现漏电流的稳定电路中，并且随后漏电流阻挡电路向两个晶体管之间的节点施加高电平电压，由此防止或降低漏电流。如图15a所示，对于其中级不包括第三漏电流阻挡电路的情况，当晶体管的阈值电压小于或等于0v时，发射控制信号有波动或者发射控制信号被异常输出。因此，当晶体管的阈值电压在反方向上移动时，发射控制信号有波动或者发射控制信号被异常输出。因此，由显示设备显示的图像有斑点或者显示设备异常显示图像。另一方面，如图15b所示，对于其中稳定电路包括彼此串联连接的两个晶体管并且漏电流阻挡电路向两个晶体管之间的第六节点施加高电平电压的情况，当晶体管的阈值电压大于或等于-4v时，发射控制信号被稳定输出。图16是示出包括在图13的发射控制驱动器300e中的级的另一实例的电路图。参考图16，发射控制驱动器的级stgf可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路327、稳定电路331、电压调整电路340、第一保持电路350、第二保持电路356、第一进位输出电路390、第二进位输出电路395以及第三漏电流阻挡电路384。根据本示例性实施方式的级stgf与在图14中描述的示例性实施方式的级stge基本相同，除了第二输出电路327的结构以外。因此，相同参考标号将用于指代与在图14的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。第二输出电路327可响应于第三节点n3的电压而将发射控制信号em(i)控制为第二逻辑电平。在一个示例性实施方式中，第二输出电路327可包括第三输出晶体管m9-1和第四输出晶体管m9-2。第三输出晶体管m9-1可包括连接至第三节点n3的栅电极、接收第二电源电压vgl的第一电极以及连接至第八节点n8的第二电极。第四输出晶体管m9-2可包括连接至第三节点n3的栅电极、连接至第八节点n8的第一电极以及连接至发射控制信号em(i)输出至的输出端子的第二电极。第三漏电流阻挡电路384可响应于进位信号cr(i)而向第八节点n8施加进位信号cr(i)。在一个示例性实施方式中，第三漏电流阻挡电路384可包括第三阻挡晶体管m16。第三阻挡晶体管m16可包括连接至进位端子的栅电极、连接至进位端子的第一电极以及连接至第八节点n8(以及第六节点n6)的第二电极。因此，当第三节点n3的电压对应于低电平电压并且发射控制信号的电压对应于高电平电压时，第三漏电流阻挡电路384可将第二输出电路327中的第八节点n8的电压设为高电平电压，以防止漏电流从输出端子流动至第二电源电压vgl提供至的第二电力端子。图17是示出包括在图1的显示设备中的发射控制驱动器的又一实例的框图。参考图17，发射控制驱动器300g可包括多个级stg1至stgn。级stg1至stgn中的每一个可输出发射控制信号。级stg1至stgn中的每一个可包括输入端子in、第一时钟端子ct1、第二时钟端子ct2、第一电力端子vt1、第二电力端子vt2、第三电力端子vt3、输出端子out以及进位端子carry。根据本示例性实施方式的发射控制驱动器300g与在图13中描述的示例性实施方式的驱动器300e基本相同，除了添加第三电力端子vt3以外。因此，相同参考标号将用于指代与在图13的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。对应于第一逻辑电平的第一电源电压vgh可提供至级stg1至stgn的第一电力端子vt1。例如，第一电源电压vgh可对应于高电平电压。对应于第二逻辑电平的第二电源电压vgl可提供至级stg1至stgn的第二电力端子vt2。例如，第二电源电压vgl1可对应于第一低电平。对应于第二逻辑电平的第三电源电压vgl2可提供至级stg1至stgn的第三电力端子vt3。例如，第三电源电压vgl2可与高于第一低电平的第二低电平相对应。图18是示出包括在图17的发射控制驱动器中的级的一个实例的电路图。参考图18，发射控制驱动器的级stgg可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路326、稳定电路331、电压调整电路340、第一保持电路350、第二保持电路356、第一进位输出电路390、第二进位输出电路395以及第三漏电流阻挡电路383。根据本示例性实施方式的级stgg与在图14中描述的示例性实施方式的级stge基本相同，除了第二输出电路326连接至第三电源电压vgl2提供至的第三电力端子以外。因此，相同参考标号将用于指代与在图14的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。级stgg可接收都与第二逻辑电平相对应的第二电源电压vgl1和第三电源电压vgl2以防止漏电流。在一个示例性实施方式中，第三电源电压vgl2可高于第二电源电压vgl1。因此，稳定电路331和第二保持电路356可将第一节点n1和第三节点n3的电压设为第二电源电压vgl1(即，第一低电平)。相对地，第二输出电路326可将发射控制信号em(i)设为第三电源电压vgl2(即，第二低电平)。因此，当第二电源电压vgl1(即，第一低电平)施加至第一输出晶体管m10的栅电极时，高于第二电源电压vgl1的第三电源电压vgl2(即，第二低电平)施加至第一输出晶体管m10的第二电极。因此，从第一电极流动至第一输出晶体管m10的第二电极的漏电流可降低。此外，当第二电源电压vgl1施加至第二输出晶体管m9的栅电极时，大于第二电源电压vgl1的第三电源电压vgl2施加至第二输出晶体管m9的第一电极。因此，从第二电极流动至第二输出晶体管m9的第一电极的漏电流可降低。在一个示例性实施方式中，第一输出晶体管m10的第一宽长比可小于第二输出晶体管m9的第二宽长比。由于以上描述了第一输出晶体管m10和第二输出晶体管m9的尺寸，所以将省略冗余描述。图19a和图19b是用于描述图18的级的效果的波形。参考图19a和图19b，彼此串联连接的两个晶体管位于其中出现漏电流的稳定电路中，并且随后漏电流阻挡电路向两个晶体管之间的节点施加高电平进位信号，由此防止或降低漏电流。如图19a所示，对于其中级不包括第三漏电流阻挡电路的情况，当晶体管的阈值电压小于或等于-1v时，发射控制信号有波动或者发射控制信号被异常输出。另一方面，如图19b所示，对于其中稳定电路包括彼此串联连接的两个晶体管并且漏电流阻挡电路向两个晶体管之间的节点施加高电平电压的情况，当晶体管的阈值电压大于或等于-3v时，发射控制信号被稳定输出。因此，如[表3]所示，当晶体管的阈值电压大于或等于-2v时，发射控制信号被稳定输出。[表3]此处，ref表示不包括漏电流阻挡电路的级，stgg表示在图18中描述的级，vth表示级中的晶体管的阈值电压，emhigh表示高电平电压的发射控制信号，并且emlow表示低电平电压的发射控制信号。图20是示出包括在图17的发射控制驱动器中的级的另一实例的电路图。参考图20，发射控制驱动器的级stgh可包括第一输入电路310、第二输入电路315、第一输出电路320、第二输出电路326、稳定电路331、电压调整电路340、第一保持电路350、第二保持电路356、第一进位输出电路390、第二进位输出电路395、第二漏电流阻挡电路382以及第三漏电流阻挡电路383。根据本示例性实施方式的级stgh与在图18中描述的示例性实施方式的级stgg基本相同，除了添加第二漏电流阻挡电路382以外。因此，相同参考标号将用于指代与在图18的先前示例性实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。第二漏电流阻挡电路382可响应于第三节点n3的电压而将第七节点n7的电压控制为第一逻辑电平。在一个示例性实施方式中，第二漏电流阻挡电路382可包括第二阻挡晶体管m12。第二阻挡晶体管m12可包括连接至第三节点n3的栅电极、接收第一电源电压vgh的第一电极以及连接至第七节点n7的第二电极。当第三节点n3的电压对应于高电平电压时，第二漏电流阻挡电路382可将第二保持电路356中的第七节点n7的电压设为高电平电压以防止漏电流从第三节点n3流动至第二电力端子vgl2。尽管已参考图描述了根据示例性实施方式的发射控制驱动器以及具有该发射控制驱动器的显示设备，但是本领域技术人员将容易了解，在本质上不偏离本发明构思的新颖教导和优势的情况下，可对示例性实施方式进行多种修改。例如，尽管示例性实施方式描述了每一级包括n沟道金属氧化物半导体(nmos)类型的晶体管，但是各种实施方式不限于该类型的晶体管。例如，每一级可代替地包括p沟道金属氧化物半导体(pmos)类型的晶体管。本发明构思可应用至具有显示设备的电子设备。例如，本发明构思可应用至蜂窝电话、智能电话、智能平板电脑、个人数字助理(pda)等。以上是对示例性实施方式的说明，而不应解释为限制性的。尽管已描述了几个示例性实施方式，但本领域技术人员将容易理解，在本质上不背离本发明构思的新颖教导和优点的前提下，可对示例性实施方式进行多种修改。因此，所有这种修改旨在包括在由权利要求所限定的本发明构思的范围内。因此，应理解，上述是各种示例性实施方式的说明，且不被解释为限于所公开的具体示例性实施方式，并且对所公开的示例性实施方式以及其他示例性实施方式的修改旨在包括在所附权利要求的范围内。因此，以上描述的实施方式以及其他实施方式的各种特征能以任何方式混合和匹配，以得到与本发明相符的另外的实施方式。当前第1页12