阵列基板栅极驱动电路及其驱动方法和显示装置与流程

本公开涉及阵列基板栅极驱动电路及其驱动方法和显示装置。

背景技术：

阵列基板栅极驱动(gatedriveronarray，goa)技术将栅极驱动电路通过薄膜晶体管工艺集成在显示面板内部，以便降低面板中的栅极驱动电路的成本。由于不需要进行栅极驱动电路搭接(bonding)，goa技术还能够提高mdl工艺产能，并且能够实现显示面板的窄边框设计。

goa电路通常包含级联的多个移位寄存器。为了防止当前帧的画面的异常显示影响到下一帧的画面，同时为了防止开机黑屏，可以针对goa电路增加全复位(totalreset)功能，即：在两帧之间的消隐期间(即，从goa电路中的每个移位寄存器组中的最后一级的移位寄存器的上拉节点和输出端的复位都已完成开始、到该每个移位寄存器组中的第一级移位寄存器接收到新一帧的帧起始信号stv之前的某个时间段)内，使用由单独设置的时钟控制电路(t-con)所提供的全复位信号，针对该goa电路的所有移位寄存器中的上拉节点和/或输出端同时进行复位或者初始化。

由于全复位信号只能在两帧之间提供，所以goa电路中的移位寄存器在经过全复位之后仍有可能在接收输入信号之前受到外界因素干扰，并且连接位置越靠后，受到干扰的可能性就越大。

另外，为了使goa电路具备全复位功能，需要设置单独的时钟控制电路，或者使用stv信号作为全复位信号。对于电视机产品和笔记本计算机等不同的产品，全复位功能的实现方式不同，并且不存在具有普适性的电路设计。

例如，对于电视机产品，可以使用stv信号充当全复位信号trst，并在两帧之间的某个时间段(例如，消隐期间)同时发送给电视机产品的goa电路中的每个移位寄存器。然而，这样的实现方式显著地增加了stv信号的负载。同时，仍然需要单独设置时钟控制电路，以控制发送用于全复位的stv信号的时机。

与电视机产品不同，笔记本计算机等产品的stv信号的脉宽有限。如果采用与电视机产品相同的方式来实现全复位功能，则将显著地增大笔记本计算机等产品的边框。因此，针对笔记本计算机等产品，所采用的方式是使单独设置的时钟控制电路在两帧之间的某个时间段(例如，消隐期间)提供单独的全复位信号。然而，在使用这样的实现方式的情况下，单独设置的时钟控制电路需要多输出一个或两个控制信号，并且需要控制好控制信号的发送时机，导致信号的时序控制非常复杂。

另外，为了实现全复位功能，需要在goa电路中的每个移位寄存器中增加至少两个额外的晶体管(分别针对上拉节点和输出端的电位的初始化)。因此，会在不同的程度上增大边框(取决于额外增加的晶体管的大小)，不利于实现显示面板的窄边框设计。

技术实现要素：

本公开的一方面涉及一种阵列基板栅极驱动电路，包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。

可选地，可以将所述第三移位寄存器的输入端连接到所述第二移位寄存器的输出端，以使所述第三移位寄存器连接在所述第二移位寄存器的后一级，并且将所述第二移位寄存器的输入端连接到所述第一移位寄存器的输出端，以使所述第二移位寄存器连接在所述第一移位寄存器的后一级。

可选地，可以将所述至少一个移位寄存器组的数量设置为所述阵列基板栅极驱动电路所接收的外部时钟信号的数量的一半。例如，可以将所述至少一个移位寄存器组的数量设置为3。

可选地，可以在所述第一移位寄存器与所述第三移位寄存器之间设置单向导通开关，以避免所述第三移位寄存器的初始化端的信号对所述第一移位寄存器的输出端的输出产生影响。所述单向导通开关的输入端可以作为所述第三移位寄存器的初始化端，并且可以将所述单向导通开关的输出端连接到所述第三移位寄存器的复位。例如，所述单向导通开关可以包含：第一晶体管，其源极和栅极连接在一起并作为所述单向导通元件的输入端，其漏极作为所述单向导通开关的输出端。

在所述第一移位寄存器与所述第三移位寄存器之间设置单向导通开关的情况下，根据本公开的阵列基板栅极驱动电路中的移位寄存器(包括所述第一移位寄存器、所述第二移位寄存器和所述第三移位寄存器)可以采用以任何方式实现的移位寄存器。

在所述第三移位寄存器支持全复位功能的情况下，即在所述第三移位寄存器设置有全复位端的情况下，可以直接使用所述第三移位寄存器的全复位端作为所述初始化端，而不必在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关。当然，在这种情况下，也可以不使用全复位端，而是采用在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关的方式。

可选地，所述第三移位寄存器可以包含：初始化子电路，其经由所述第三移位寄存器的初始化端接收初始化信号，并且根据所接收的初始化信号，对所述第三移位寄存器内的上拉节点的电位进行复位；输入子电路，其经由所述第三移位寄存器的输入端接收的输入信号，并且根据所接收的输入信号，控制所述上拉节点的电位；输出子电路，其经由所述第三移位寄存器的时钟信号端接收时钟信号，并且根据所接收的时钟信号以及所述上拉节点的电位，控制所述第三移位寄存器的输出端的输出；以及复位子电路，其经由所述第三移位寄存器的复位端接收复位信号，并且根据所接收的复位信号，对所述上拉节点和所述第三移位寄存器的输出端的电位进行复位。这样的第三移位寄存器本身设置有初始化端，因此不必在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关。当然，在这种情况下，也可以不使用初始化端，而是采用在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关的方式。

可选地，所述第三移位寄存器中的初始化子电路可以包含第一晶体管。可以将该第一晶体管的源极与栅极连接在一起并且连接到所述第三移位寄存器的初始化端，并且将该第一晶体管的漏极连接到所述第三移位寄存器的复位端。也可以将该第一晶体管的栅极、源极和漏极分别连接到所述第三移位寄存器的初始化端、上拉节点和复位端。

可选地，所述第三移位寄存器中的初始化子电路还可以包含第二晶体管。可以将该第二晶体管的栅极和源极分别与所述第一晶体管的漏极和所述第三移位寄存器的输出端相连，并将该第二晶体管的漏极的电位设置为复位电位。也可以将该第二晶体管的栅极和源极分别与所述第三移位寄存器的初始化端和输出端相连，并将该第二晶体管的漏极的电位设置为复位电位。

本公开的另一方面涉及一种显示装置，其包含上述任何一种阵列基板栅极驱动电路。

本公开的又一方面涉及阵列基板栅极驱动电路的驱动方法，用于驱动上述任何一种阵列基板栅极驱动电路，其中，对于每个第一移位寄存器，所述方法包含：

将输入信号提供到所述第一移位寄存器的输入端，使所述第一移位寄存器内的上拉节点的电位成为工作电位，

在对所述第一移位寄存器提供所述输入信号之后，使所述第一移位寄存器在其输出端输出栅极驱动信号，同时将所输出的栅极驱动信号作为初始化信号提供到所述第三移位寄存器的初始化端，以对所述第三移位寄存器内的上拉节点的电位进行复位，以及

在所述第一移位寄存器输出栅极驱动信号之后，将由所述第二移位寄存器所输出的栅极驱动信号作为提供到所述第一移位寄存器的复位端，对所述第一移位寄存器内的上拉节点的电位和所述第一移位寄存器的输出端的电位进行复位。

在本公开的阵列基板栅极驱动电路中，对于每个移位寄存器组中的至少第三级以后的每个移位寄存器来说，该移位寄存器能够在开始工作之前，使用由连接在该移位寄存器的前一级移位寄存器之前的另一个移位寄存器所输出的栅极驱动信号作为初始化信号，并且在开始工作之前，对该移位寄存器内部的上拉节点和/或该移位寄存器内部的输出端的电位进行复位或者初始化。从整体上看，根据本公开的阵列基板栅极驱动电路能够在一帧内以逐级初始化的方式实现与采用在帧间进行全复位的方式至少基本相同的技术效果，而且不需要增加stv信号负载，也不需要单独设置时钟控制电路，信号的时序控制简单，电路成本低，并且对电视机、笔记本计算机等各种产品具有普适性。

附图说明

图1示出根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器的示例性的连接方式。

图2示出可用于根据本公开的实施例的阵列基板栅极驱动电路的移位寄存器的示例性结构。

图3示出可用于根据本公开的实施例的阵列基板栅极驱动电路的另一种移位寄存器的示例性结构。

图4示出根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器的示例性的工作时序。

图5示出根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器的另一种示例性的连接方式。

图6示出根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器的另一种示例性的连接方式。

图7示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图8示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图9示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图10示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图11示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图12示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图13示出根据本公开的实施例的设置有初始化端的移位寄存器的示例性结构。

图14示出用于驱动根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器的示例性方法。

具体实施方式

图1所示的阵列基板栅极驱动电路中包含至少一个移位寄存器组，每个移位寄存器组包括多个移位寄存器。在每个移位寄存器组中，使位于第一级的移位寄存器的输入端接收stv信号，并且使第一级以外的其他各级移位寄存器的输入端连接到位于该移位寄存器前一级的移位寄存器的输出端，以接收来自前一级的移位寄存器所输出的栅极驱动信号作为输入信号，由此将每个移位寄存器组中的多个移位寄存器级联在一起。为了表述方便，在本文中，使用“sri-j”来表示第i个移位寄存器组中被级联在第j级的移位寄存器，其中，移位寄存器sri-j位于移位寄存器sri-(j+1)的上一级，移位寄存器sri-(j+1)位于移位寄存器sri-j的下一级。相应地，使用outputi-j来表示由移位寄存器sri-j所输出的栅极驱动信号。

例如，如图1所示，第一个移位寄存器组包含多个移位寄存器sr1-1、sr1-2、sr1-3、sr1-4等，其中，位于第一级的移位寄存器sr1-1的输入端input接收stv信号；位于第二级的移位寄存器sr1-2的输入端input连接到移位寄存器sr1-1的输出端output，以接收来自移位寄存器sr1-1所输出的栅极驱动信号output1-1作为输入信号；位于第三级的移位寄存器sr1-3的输入端input连接到移位寄存器sr1-2的输出端output，以接收来自移位寄存器sr1-2所输出的栅极驱动信号output1-2作为输入信号；位于第四级的移位寄存器sr1-4的输入端input连接到移位寄存器sr1-3的输出端output，以接收来自移位寄存器sr1-3所输出的栅极驱动信号output1-3作为输入信号；以此类推，从而将第一个移位寄存器组包含多个移位寄存器sr1-1、sr1-2、sr1-3、sr1-4等级联在一起。

每个移位寄存器sri-j还设置有用于从相应的时钟信号线(例如图1中所示的clk1至clk6)接收时钟信号的时钟信号端clk和用于接收复位信号的复位端reset。每个移位寄存器sri-j的复位端reset连接到级联在下一级的移位寄存器sri-(j+1)的输出端output，以使用由移位寄存器sri-(j+1)所输出的栅极驱动信号outputi-(j+1)作为其复位信号。例如，在图1中，移位寄存器sr1-1的复位端reset连接到级联在其下一级的移位寄存器sr1-2的输出端output，并使用由移位寄存器sr1-2所述栅极驱动信号output1-2作为其复位信号。再例如，移位寄存器sr3-2的复位端reset连接到级联在其下一级的移位寄存器sr3-4的输出端output，并使用由移位寄存器sr3-4所述栅极驱动信号output3-4作为其复位信号。

当然，图1所示的向各级移位寄存器提供复位信号的方式仅是一种示例性的方式。在一些实施例中，每个移位寄存器可以使用由连接位置在该移位寄存器之后的任何一个或多个移位寄存器所输出的栅极驱动信号作为复位信号。例如，移位寄存器sr1-1可以使用由移位寄存器sr1-2、sr1-3、sr1-4、sr1-5(未示出)等之中的任何一个或多个所输出的栅极驱动信号output1-2、output1-3、output1-4、output1-5(未示出)等之中的任何一个或多个作为复位信号，其中，在使用由连接在后的多个移位寄存器所输出的多个栅极驱动信号作为复位信号的情况下，移位寄存器sr1-1可以在输出栅极驱动信号output1-1之后被多次复位，也可以例如在时钟信号和/或内部所设置的逻辑控制电路的控制下仅复位一次或者若干次。另外，在一些实施例中，每个移位寄存器也可以将其所输出的栅极驱动信号提供给连接位置在该移位寄存器之前的任何一个或者多个移位寄存器的复位端，作为那个或者那些移位寄存器的复位信号。例如，可以将移位寄存器sr2-4的输出端output连接到移位寄存器sr2-1、sr2-2和sr2-3中的任何一个或多个的复位端reset，并将移位寄存器sr2-4所输出的栅极驱动信号output2-4用作移位寄存器sr2-1、sr2-2和sr2-3中的任何一个或多个的复位信号。

另外，每个移位寄存器sri-j可以将其所输出的栅极驱动信号outputi-j提供给连接位置在移位寄存器sri-(j+1)之后的任何一个或多个移位寄存器的复位端reset，作为所述另一个移位寄存器在开始工作之前用于进行初始化的初始化信号。例如，在图1所示的阵列基板栅极驱动电路中，每个移位寄存器sri-j所输出的栅极驱动信号outputi-j还提供给移位寄存器srsri-(j+2)的复位端reset。例如，移位寄存器sr1-1的输出端output还连接到移位寄存器srsr1-3的复位端reset。

如图1所示，移位寄存器sri-(j+2)(例如，移位寄存器sr1-3)的复位端reset与移位寄存器sri-j(例如，移位寄存器sr1-1)的输出端output和移位寄存器sri-(j+3)(例如，移位寄存器sr1-4)的输出端output相连，而在移位寄存器sri-(j+3)输出栅极驱动信号outputi-(j+3)时，移位寄存器sri-j已经完成了栅极信号的输出，并且移位寄存器sri-j的输出端output在此时应当保持为复位电位状态。因此，为了防止移位寄存器sri-(j+3)所输出的栅极驱动信号outputi-(j+3)可能对移位寄存器sri-j的输出端output产生不利影响，可以在移位寄存器sri-j的输出端output与移位寄存器sri-(j+2)的复位端之间设置单向导通开关swi-(j+2)，其中，单向导通开关swi-(j+2)的输入端连接到移位寄存器sri-j的输出端output，其输出端连接到移位寄存器sri-(j+2)的复位端reset，从而确保信号总是从移位寄存器sri-j的输出端output端单向地传递给移位寄存器sri-(j+2)的复位端reset，并且防止信号在相反方向上的传递。例如，如图1所示，可以在移位寄存器sr1-1与sr1-3之间设置单向导通开关sw1-3，在移位寄存器sr3-2与sr3-4之间设置单向导通开关sw3-4。

此时，如果将单向导通开关swi-(j+2)视为移位寄存器sri-(j+2)的一部分，则可以将单向导通开关swi-(j+2)的输入端视为移位寄存器sri-(j+2)的初始化端，并且可以将移位寄存器sri-j所提供的栅极驱动信号outputi-j视为移位寄存器sri-(j+2)在开始工作之前用于进行初始化的初始化信号。

在一个实施例中，单向导通开关可以采用晶体管(例如图1中的单向导通开关sw1-3)来实现。在这样的情况下，例如，可以将晶体管的控制端和第一端连接到一起并用作单向导通开关的输入端，并且将晶体管的第二端用作单向导通开关的输出端。在另一个实施例中，单向导通开关可以采用二极管来实现，其中，例如将二极管的输入端用作单向导通开关的输入端，并且将二极管的输出端用作单向导通开关的输出端。在其他实施例中，单向导通开关可以采用适用于集成电路并具有单向导通能力的其他任何元件和/或电路。

图1所示的阵列基板栅极驱动电路中的移位寄存器sri-j可以根据需要而具有任何适当的电路结构，并且各个移位寄存器sri-j可以根据需要采用相同或不同的电路实现方式。

图2示出可用于根据本公开的实施例的阵列基板栅极驱动电路的一种简单的示例性的移位寄存器。图2所示的简单移位寄存器包含输入电路、输出电路、复位电路和上拉节点。输入电路包含开关元件sw1，其中，开关元件sw1的控制端与第一端相连并作为简单移位寄存器的输入端input，并且其第二端连接到该移位寄存器内的上拉节点pu。输出电路包含开关元件sw2和电容器c，其中，开关元件sw2的控制端和电容器c的一端一起连接到上拉节点pu，开关元件sw2的第一端连接到该移位寄存器的时钟信号端clk，开关元件sw2的第二端和电容器c的另一端连接到该移位寄存器的输出端output。复位电路包含开关元件sw3和开关元件sw4，其中，开关元件sw3和开关元件sw4的控制端连接到一起并连接到该移位寄存器的复位端reset，开关元件sw3的第一端连接到上拉节点pu，开关元件sw4的第一端连接到该移位寄存器的输出端output，开关元件sw3和开关元件sw4的第二端的电位被设置为复位电位。移位寄存器中的开关元件可以为任意类型的晶体管、场效应管等，本文对此不作限制。

在单独考虑一个移位寄存器的工作过程的情况下，图2所示的移位寄存器当经由输入端input接收到输入信号时开始工作，输入电路中的开关元件sw1导通，使得上拉节点pu的电位成为工作电位(例如，高电平)，同时，输出电路中的电容c开始充电。然后，上拉节点pu由于电容c的自举作用而保持为工作电位。当经由时钟信号端clk接收到时钟信号时，输出电路中的开关元件sw2导通，从而在输出端output输出栅极驱动信号。然后，当经由复位端reset接收复位信号时，复位电路中的开关元件sw3和sw4导通。由于开关元件sw3和sw4的第二端被设置为复位电位(例如，低电平)，对上拉节点pu和输出端output的电位被复位成复位电位。然后，在没有外部干扰的情况下，上拉节点pu和输出端output的电位被保持为复位电位，直至该移位寄存器接收到下一个输入信号为止，由此避免多输出引起画面的异常显示。

图3示出可用于根据本公开的实施例的阵列基板栅极驱动电路的另一种简单的示例性的移位寄存器。在图3所示的示例性的移位寄存器中，没有将开关元件sw4的控制端直接连接到移位寄存器的复位端reset，而是在移位寄存器内部增设了下拉节点pd以及另外的开关元件sw5和sw6。当移位寄存器在其复位端reset接收到复信号时，开关元件sw3导通，使得上拉节点pu的电位成为复位电位，进而使开关元件sw6关断。由于开关元件sw5处于导通状态，所以位于开关元件sw6的漏极处的下拉节点pd的电位在此时成为工作电位。当下拉节点pd的电位成为工作电位时，开关元件sw4导通，使得移位寄存器的输出端output的电位成为复位电位。

当然，除了图2和图3所示的简单的示例性移位寄存器之外，图1所示的根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器还可以采用其他电路结构。然而，各种移位寄存器的基本功能和基本原理均是相同的。

图4示出图1所示的阵列基板栅极驱动电路中的移位寄存器sr1-3的工作时序，其中，clk1-1-1和clk1-1-3表示经由图1中的时钟信号线clk1提供给移位寄存器sr1-1和sr1-3的时钟信号，clk4-1-2和clk4-1-4表示经由图1中的时钟信号线clk4提供给移位寄存器sr1-2和sr1-4的时钟信号，reset1-3表示移位寄存器sr1-3的复位端reset的电位，pu1-3表示移位寄存器sr1-3内部的上拉节点pu的电位。需要说明的是，图4所示的经由图1中的时钟信号线clk1和clk4所提供的时钟信号的时序关系仅是示例性的。

如图4所示，移位寄存器sr1-1在接收到stv信号之后，当接收到时钟信号clk1-1-1(即，clk1-1-1的电位为工作电位，例如高电平)时，输出栅极驱动信号output1-1。所输出的栅极驱动信号output1-1将分别提供给移位寄存器sr1-2的输入端input和移位寄存器sr1-3的复位端reset，使得移位寄存器sr1-3的复位端reset的电位reset1-3成为工作电位。结合图2或图3，此时，移位寄存器sr1-3内部的复位电路工作，使得移位寄存器sr1-3内部的上拉节点pu的电位pu1-3以及移位寄存器sr1-3的输出端output的电位output1-3均为复位电位，从而完成开始工作前的初始化。

接着，移位寄存器sr1-2输出栅极驱动信号output1-2，并提供给移位寄存器sr1-3的输入端input。移位寄存器sr1-3在接收到输入信号之后，结合图2或图3，其内部的上拉节点pu的电位pu1-3成为工作电位，并且输出电路中的电容c开始充电。然而，由于此时未接收到时钟信号clk1-1-3(clk1-1-3当前未处于工作电位)，所以移位寄存器sr1-3内部的输出电路中的开关元件sw2未导通，并且在移位寄存器sr1-3的输出端output没有栅极驱动信号output1-3输出(即，此时的output1-3的电位仍为复位电位)。

然后，当移位寄存器sr1-3接收到时钟信号clk1-1-3时，移位寄存器sr1-3内部的上拉节点pu的电位pu1-3由于电容器c的自举作用而保持为工作电位，使得输出电路开始工作(即，输出电路中的开关元件sw2导通)，从而在输出栅极驱动信号output1-3。所输出的栅极驱动信号output1-3同时被提供给下一级的移位寄存器sr1-4作为移位寄存器sr1-4的输入信号。

移位寄存器sr1-3在输出栅极驱动信号output1-3之后，在其复位端reset接收到来自移位寄存器sr1-4所输出的栅极驱动信号output1-4，使得其复位端reset的电位reset1-3再次成为工作电位。此时，移位寄存器sr1-3内部的复位电路再次工作，使得移位寄存器sr1-3内部的上拉节点pu的电位pu1-3以及移位寄存器sr1-3的输出端output的电位output1-3均为复位电位，从而完成在输出栅极驱动信号output1-3之后的复位。

对于图1中的任何移位寄存器sri-j(j>＝3)，其工作过程与图4所示的移位寄存器sr1-3的工作过程相似，在本文中不再赘述。

在如图1所示的阵列基板栅极驱动电路中，任何移位寄存器sri-(j+2)(j>＝1)均能够在开始工作之前(即，接收到输入信号之前)，接收到来自移位寄存器sri-j的栅极驱动信号outputi-j，作为其初始化信号，以便在开始工作之前，对其内部的上拉节点pu和/或其输出端output的电位进行初始化。从整体上来看，如图1所示的阵列基板栅极驱动电路能够在一帧内对所有的移位寄存器sri-(j+2)(j>＝1)逐级地进行初始化，并且不需要为阵列基板栅极驱动电路增设全复位功能以在两帧之间对阵列基板栅极驱动电路中的所有移位寄存器进行全复位。而且，根据本公开的阵列基板栅极驱动电路不需要增加stv信号负载，也不需要单独设置时钟控制电路，信号的时序控制简单，电路成本低，并且对电视机、笔记本计算机等各种产品具有普适性。

在采用图1所示的连接方式的情况下，每个移位寄存器sri-(j+2)(j>＝1)能够恰好在开始工作之前接收到初始化信号并进行初始化，并且能够在输出之后立即进行复位。由此，能够有效地避免移位寄存器在开始工作之前由于过早地被初始化而仍有可能受到外界噪声干扰的情况，从而更加有效地抑制噪声积累，并进一步提高goa电路输出的准确性和稳定性。

图1所示的向各级移位寄存器提供初始化信号的方式仅是一种示例性的方式。根据需要，可以将移位寄存器sri-j所输出的栅极驱动信号outputi-j提供给连接位置在移位寄存器sri-(j+1)之后的任何一个或多个移位寄存器的复位端reset。例如，可以将移位寄存器sr1-1的输出端output例如经由单向导通开关sw1-4连接到移位寄存器sr1-4的复位端，也可以将移位寄存器sr1-1的输出端output例如经由单向导通开关sw1-3和sw1-4连接到移位寄存器sr1-3和sr1-4的复位端，也可以将移位寄存器sr1-1的输出端output例如经由单向导通开关sw1-3和sw1-5连接到移位寄存器sr1-3和sr1-5的复位端。如果条件允许(例如，sr1-1所输出的栅极驱动信号output1-1具有足够的脉宽)，甚至可以将移位寄存器sr1-1的输出端output经由多个单向导通开关连接到第一个移位寄存器组中除了移位寄存器sr1-2之外的所有移位寄存器sr1-j的复位端reset。

另外，虽然在图1中示出3个移位寄存器组和6个时钟信号线clk1至clk6，但是本公开并不限制移位寄存器组和时钟信号线的数量。例如，也可以设置1个移位寄存器组和2个时钟信号线，或者设置2个移位寄存器组和4个时钟信号线。一般来说，可以将移位寄存器组的数量和时钟信号线的数量之间的关系设置为1:2。根据当前的实验结果，采用3个移位寄存器组和6个时钟信号线在性能方面所取得的效果相对较好。

如前文所述，在根据本公开的阵列基板栅极驱动电路中的任何一个移位寄存器可以采用任何适当的电路结构。例如，图2或图3所示的示例性的移位寄存器以及在图2或图3所示的示例性的移位寄存器的基础上的任何变型均可以用于根据本公开的阵列基板栅极驱动电路中。

在移位寄存器本身支持全复位功能(相应地，设置有全复位端trst和全复位电路)的情况下，如图5所示，在移位寄存器sri-j和sri-(j+2)之间，可以不必设置单独的单向导通开关swi-(j+2)，而是直接将移位寄存器sri-(j+2)的全复位端trst用作初始化端，并将其连接到移位寄存器sri-j的输出端output。

另外，在根据本公开的阵列基板栅极驱动电路中也可以采用设置有专门的初始化端的移位寄存器。

图6示出根据本公开的另一个实施例的阵列基板栅极驱动电路。在该实施例中，阵列基板栅极驱动电路中的移位寄存器sri-(j+2)(j>＝1)还设置有专用的初始化端。如图6所示，在该阵列基板栅极驱动电路中，移位寄存器sri-(j+2)设置有初始化端，并且移位寄存器sri-(j+2)的初始化端直接连接到移位寄存器sri-j的输出端output。

图7至图13分别示出根据本公开的实施例的设置有初始化端的示例性的移位寄存器。

图7所示的示例性的移位寄存器在图2所示的简单移位寄存器的基础上增加了初始化端init和初始化电路。初始化电路可以包含开关元件sw5，其中，开关元件sw5的控制端和第一端连接到一起，并连接到移位寄存器的初始化端init，开关元件sw5的第二端与复位电路中的开关元件sw3和开关元件sw4的控制端连接到一起，并连接到移位寄存器的复位端reset。当经由初始化端init接收到初始化信号时，初始化电路中的开关元件sw5导通，使得复位电路中的开关元件sw3和开关元件sw4导通，从而使上拉节点pu的电位和输出端output的电位成为复位电位。由此，完成初始化。

图8所示的示例性的移位寄存器在图3所示的简单移位寄存器的基础上增加了初始化端init和初始化电路。初始化电路可以包含开关元件sw7，其中，开关元件sw7的控制端和第一端连接到一起，并连接到移位寄存器的初始化端init，开关元件sw7的第二端与复位电路中的开关元件sw3的控制端连接到一起，并连接到移位寄存器的复位端reset。当经由初始化端init接收到初始化信号时，初始化电路中的开关元件sw7导通，使得移位寄存器的复位端reset的电位置为工作电位refwork。这相当于在移位寄存器的复位端reset接收到复位信号。因此，当经由初始化端init接收到初始化信号时，移位寄存器的上拉节点pu的电位和输出端output的电位成为复位电位，由此完成初始化。

图7或图8所示的示例性的移位寄存器相当于将图1中的单向导通开关swi-(j+2)和移位寄存器sri-(j+2)视为一个整体，其中，单向导通开关swi-(j+2)的输入端相当于移位寄存器sri-(j+2)的初始化端init。

以类似的方式，可以设计出其他移位寄存器。例如，图9示出根据本公开的实施例的移位寄存器的一种变型，其中，还设置有反向时钟信号端clkb(经由该端子所接收的时钟信号例如可以与经由时钟信号端clk所接收的时钟信号相位相反)，并且还包含开关元件sw8至sw13。然而，这样的移位寄存器的基本功能和工作原理与图7或图8所示的示例性的移位寄存器是相同的，因此在本文中不再赘述。

图10示出根据本公开的实施例的初始化端口和初始化电路的另一种设置方式。在图10所示的移位寄存器中，初始化电路还包含开关元件sw8，其控制端连接到初始化端，其第一端连接到移位寄存器的输出端output，其第二端的电位被置为复位电位refreset。这样，当移位寄存器经由初始化端口init接收到初始化信号时，还能够通过开关元件sw8对输出端output的电位进行复位。相对于图8所示的电路结构，图10所示的移位寄存器中的初始化电路对输出端output的初始化能力更强。当然，在考虑窄边框的情况下，也可以不设置开关元件sw8。

以与图10类似的方式，能够设计出其他移位寄存器。例如，图11示出在图10所示的移位寄存器的一种变型，其中还包含开关元件sw9至sw11。然而，关于图11所示的示例性的移位寄存器，其基本功能和工作原理与图10所示的示例性的移位寄存器是相同的，因此在本文中不再赘述。

图12示出根据本公开的另一个实施例的初始化端口和初始化电路的设置方式。在图12中，初始化电路中的开关元件sw7的第一端连接到上拉节点，其控制端连接到初始化端init，其第二端的电位设置为复位电位refreset。这样，当移位寄存器经由初始化端init接收到初始化信号时，能够经由初始化电路中的开关元件sw7直接对上拉节点pu的电位进行初始化。另外，初始化电路中还可以包含开关元件sw8，其第一端连接到输出端output，其控制端连接到初始化端init，其第二端的电位设置为复位电位refreset，以便在接收到初始化信号时对输出端output的电位进行初始化。当然，在考虑窄边框的情况下，也可以不设置开关元件sw8。

以与图12类似的方式，能够设计出其他移位寄存器。例如，图13示出图12所示的移位寄存器的一种变型，其中还包含开关元件sw9至sw11。然而，关于图13所示的示例性的移位寄存器的结构更加复杂，其基本功能和工作原理与图12所示的示例性的移位寄存器是相同的，因此在本文中不再赘述。

以上仅给出了可用于根据本公开的实施例的阵列基板栅极驱动电路的移位寄存器的若干示例。可用于根据本公开的实施例的阵列基板栅极驱动电路的移位寄存器并不限于此。如此前文所述，根据本公开的实施例的阵列基板栅极驱动电路中的移位寄存器sri-j可以采用具有任何适当的电路结构，并且各个移位寄存器sri-j可以根据需要采用相同或不同的电路实现方式。例如，在一个实施例中，即使移位寄存器设置有全复位端trst或者初始化端init，也可以不管全复位端trst或者初始化端init，而采用例如如图1所示的阵列基板栅极驱动电路的连接方式。

另外，上述的各种移位寄存器中的开关元件可以根据需要采用各种类型的晶体管、场效应管等，本公开对此不作限制。

图14示出可用于驱动根据本公开的实施例的阵列基板栅极驱动电路的方法的流程图。

如图14所示，针对阵列基板栅极驱动电路中的每个移位寄存器sri-j，在步骤s1中，将输入信号提供到该移位寄存器sri-j的输入端，使该移位寄存器sri-j内的上拉节点的电位成为工作电位；然后，在步骤s2中，在该移位寄存器sri-j的输出端输出栅极驱动信号outputi-j，并将所输出的栅极驱动信号outputi-j提供到移位寄存器sri-(j+1)的输入端和移位寄存器sri-(j+2)的初始化端，以对移位寄存器sri-(j+2)内的上拉节点的电位进行复位；然后，在步骤s3中，在该移位寄存器sri-j的复位端接收由移位寄存器sri-(j+1)所输出的栅极驱动信号outputi-(j+1)，以对该移位寄存器sri-j内的上拉节点的电位和移位寄存器sri-j的输出端的电位进行复位。由此，能够驱动根据本公开的阵列基板栅极驱动电路在一帧内对所有的移位寄存器sri-(j+2)(j>＝1)逐级地进行初始化，从而不需要为阵列基板栅极驱动电路增设全复位功能以在两帧之间对阵列基板栅极驱动电路中的所有移位寄存器进行全复位。

根据本公开的阵列基板栅极驱动电路的实现成本低、信号控制简单并且有利于实际显示面板的窄边框，因此能够适用于各种尺寸的面板和/或显示装置，并可用于大尺寸拼接屏、车载显示装置等各种领域，而且还可以适用于a-si、oxide、ltps、htps等各种制造工艺。相应地，本公开的实施例提供包含在前文中所述的任何一种阵列基板栅极驱动电路的显示装置。

应当理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式。然而，本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神的情况下，可以做出各种变型和改进，这些变型和改进也在本公开的范围内。