并通过电容Cgs’来补偿数据信号的误差。
[0045]从图5中可以看出，每个信号补偿单元的第二时钟信号控制端为同一时钟信号控制端，输出同一时钟信号。即，信号补偿单元A、B、C共用同一信号控制端XCK。该第二时钟信号控制端XCK在所有选择模块被选通后将会产生第二时钟信号集中补偿所有数据信号的误差。下面请一并参阅图5及图6来说明上述情况下的多路选择器的工作原理，其中图6示出了图5所示多路选择器进行工作时的时序波形图。
[0046]在图6中，DATA表不最初在不同期间向子像素R、G、B输出的数据信号，Gate表不栅极输入信号，CK1、CK2、CK3分别表示第一时钟信号控制端输入的时钟信号，XCK表示第二时钟信号控制端XCK输入的时钟信号，R、G、B分别表示最终输入至不同子像素的数据信号。
[0047]从图6中可以得知，在单栅极线Gate开启(处于高电平)的周期内，各个选择模块110A、1 1B及IlOC所要传送的数据信号的电压依序为3V、1V和4V。
[0048]在时钟信号控制端CKl输出为高电平(本例为9V)阶段，开关SW-a开启，在此期间预传输给子像素R的数据信号为3V。但在时钟信号CKl发生跳变后，即由高电平变为低电平(本例为-7V)时，开关SW-a关闭，由于寄生电容Cgs的影响，传输给子像素R的数据信号变为3V- Λ，该电位一直持续到信号补偿单元A开始工作。
[0049]随后，在时钟信号控制端CK2输出为高电平阶段，开关SW-b开启，在此期间预传输给子像素G的数据信号为IV。在时钟信号CK2发生跳变后，即由高电平变为低电平时，开关SW-b关闭，由于寄生电容Cgs的影响，传输给子像素G的数据信号变为IV- Λ，该电位一直持续到信号补偿单元B开始工作。
[0050]随后，在时钟信号控制端CK3为高电平阶段，开关SW-c开启，在此期间预传输给子像素B的数据信号为4V。在时钟信号CK3发生跳变后，即由高电平变为低电平时，开关SW-c关闭，由于此时信号补偿单元C开始工作，因此4V的数据信号可以一直保持不变。
[0051]在时钟信号CKl、CK2和CK3跳变未结束之前，第二时钟信号XCK —直处于低电平状态，不发生任何改变，在CK3实现跳变后，即由高电平变为低电平时，时钟信号XCK瞬时由低电平跳变至高电平，由于与之连接的电容Cgs’发挥充电作用，因此集中补偿之前由寄生电容Cgs产生的Λ V，最终传输给不同子像素的数据信号不会发生失真，即传输给子像素R的数据信号为3V，传输给子像素G的数据信号为IV，传输给子像素B的数据信号为4V。
[0052]另外，还需要说明的是，在其他实施例中，第二时钟信号控制端XCK可以独立设置，在自身所处的选择模块被选通后产生第二时钟信号单独补偿当前传输的数据信号的误差。
[0053]具体地，选择模块IlOA的第二时钟信号控制端XCK输出的脉冲波形可以如图3(b)所示的XCKl所示的波形，这样，在该选择模块IlOA被选通的同时，虽然数据信号出现了 - Λ的误差，但是由于第二时钟信号控制端XCKl和电容Cgs’的作用，产生了 + Λ的误差，二者同时抵消，实时消除了数据信号的失真，因此向子像素传输的数据信号还保持为原始的3V。同理，选择模块IlOB的第二时钟信号控制端XCK输出的脉冲波形可以如图3(b)所示的XCK2所示的波形，选择模块IlOC的第二时钟信号控制端XCK输出的脉冲波形可以如图3 (b)所示的XCK3所示的波形。
[0054]综上所述，本发明实施例提供的多路选择器利用新增的时钟信号XCK通过与之相连的电容实现对数据信号的补偿。相对于图2(a)所示的电路来说，在保证正常进行数据线选择的前提下，解决了信号失真的问题。相比图3(a)所示的多路选择器而言，大大减小了控制所需的晶体管和CK信号线的数量，在一定程度上节省了面板设计的成本，且有利于高规格面板的设计。从而能够有效地缩短Fanout区域的高度，减小面板下边框的长度，有利于窄边框的设计。
[0055]进一步，由于减少了从IC侧引出的CK控制信号线的数量，因此能够有效利用WOA区域的空余部位进行反相器的设计，减小由于金属刻蚀不均造成的负载效应(LoadingEffect)现象。
[0056]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种多路选择器，其应用于数据驱动电路中，该多路选择器包括: 多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号， 其中，每个选择模块包括: 开关; 第一时钟信号控制端，其与所述开关的控制端连接，输出第一时钟信号以控制所述开关的开启和关闭； 信号补偿单元，其与所述开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。2.根据权利要求1所述的多路选择器，其特征在于， 所述开关为NMOS薄膜晶体管或PMOS薄膜晶体管。3.根据权利要求2所述的多路选择器，其特征在于， 所述开关为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管。4.根据权利要求1?3中任一项所述的多路选择器，其特征在于，所述信号补偿单元包括: 与所述开关的寄生电容大小相等的电容，其一端与所述开关的输出端连接； 第二时钟信号控制端，其与所述电容的另一端连接，输出第二时钟信号并通过所述电容来补偿数据信号的误差。5.根据权利要求4所述的多路选择器，其特征在于， 所述每个信号补偿单元的第二时钟信号控制端为同一时钟信号控制端，输出同一时钟信号。6.根据权利要求5所述的多路选择器，其特征在于， 所述第二时钟信号控制端在所有选择模块被选通后产生第二时钟信号集中补偿所有数据信号的误差。7.根据权利要求4所述的多路选择器，其特征在于， 所述第二时钟信号控制端在自身所处的选择模块被选通后产生第二时钟信号单独补偿当前传输的数据信号的误差。8.一种数据驱动电路，包括: 如权利要求1?7中任一项所述的多路选择器； 与所述多路选择器连接的时序控制器，其向所述多路选择器输出时钟信号。9.一种液晶显示面板，包括: 如权利要求8所述的数据驱动电路； 显示区域，其包括多个子像素，每个子像素分别接收来自数据驱动电路的数据信号。
【专利摘要】本发明提供了一种多路选择器及应用其的数据驱动电路和液晶显示面板。该多路选择器包括：多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号，其中，每个选择模块包括：开关；第一时钟信号控制端，其与所述开关的控制端连接，输出第一时钟信号以控制所述开关的开启和关闭；信号补偿单元，其与所述开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。本发明提供的多路选择器，能够很好地解决数据信号失真的问题，而且，在一定程度上节省了面板设计的成本。
【IPC分类】G09G3/36
【公开号】CN104952420
【申请号】CN201510452304
【发明人】赵莽, 田勇, 易士娟
【申请人】武汉华星光电技术有限公司
【公开日】2015年9月30日
【申请日】2015年7月29日