或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在居间元件或层。相反，当一个元件被称为“直接在”另一元件或层上、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。
[0032]可以理解，这里所用的术语仅是为了描述特定实施例，并非要限制本发明。在这里使用时，除非上下文另有明确表述，否则单数形式“一”和“该”也旨在包括复数形式。进一步地，当在本说明书中使用时，术语“包括”和/或“包含”表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
[0033]除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的相同含义。将进一步理解，诸如通用词典中所定义的术语，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化或过度形式化的意义，除非在此明确地如此定义。
[0034]请参阅图4，本发明实施例提供一种Mura补偿数据写入装置100，其应用于液晶显示器(Liquid Crystal Display，IXD)中，以实现IXD的Mura补偿，提升IXD的亮度均勾性。
[0035]所述Mura补偿数据写入装置100包括Mura补偿芯片110、第一存储器130、第二存储器150、连接器170及控制电路190。所述Mura补偿芯片110与所述第一存储器130、第二存储器150及连接器170电性连接。所述连接器170与所述第一存储器130电性连接，并通过所述控制电路190与所述第二存储器150电性连接。所述第一存储器130与第二存储器150均包括允许写入状态和写入保护状态两种工作状态。所述控制电路190用于控制所述第二存储器150与所述第一存储器130处于不同的工作状态，例如，在所述第一存储器130进入写入保护状态时，控制所述第二存储器150进入允许写入状态。所述连接器170用于在所述第一存储器130进入允许写入状态时向所述第一存储器130写入第一数据；并在所述控制电路190控制所述第二存储器150进入允许写入状态时，通过所述Mura补偿芯片110向所述第二存储器150写入第二数据。
[0036]具体地，所述Mura补偿芯片110包括第一通信接口 111及第二通信接口 113。所述第一存储器130包括第一读写接口 131及第一保护接口 133 ;所述第一读写接口 131用于向所述第一存储器130写入所述第一数据或者从已经写入第一数据的所述第一存储器130中读出第一数据；所述第一保护接口 133用于接入第一电平或第二电平的控制信号，当所述第一保护接口 133接入第一电平的控制信号时，所述第一存储器130进入允许写入状态，当所述第一保护接口 133接入第二电平的控制信号时，所述第一存储器130进入写入保护状态。所述第二存储器150包括第二读写接口 151及第二保护接口 153 ;所述第二读写接口 151用于向所述第二存储器150写入所述第二数据或者从已经写入第二数据的所述第二存储器150中读出第二数据；所述第二保护接口 153用于接入第一电平或第二电平的控制信号，当所述第二保护接口 153接入第一电平的控制信号时，所述第二存储器150进入允许写入状态，当所述第二保护接口 153接入第二电平的控制信号时，所述第二存储器150进入写入保护状态。所述连接器170包括数据输入接口 171及读写控制接口 173 ;所述数据输入接口 171用于输入所述第一数据或第二数据；所述读写控制接口 173用于输出所述第一电平或第二电平的控制信号。所述数据输入接口 171与所述第一通信接口 111及第一读写接口 131连接；所述读写控制接口 173与所述第一保护接口 133连接，并通过所述控制电路190与所述第二保护接口 153连接；所述控制电路190用于将所述读写控制接口 173输出的第一电平的控制信号转换为第二电平的控制信号，或者将所述读写控制接口输出的第二电平的控制信号转换为第一电平的控制信号。所述第一读写接口 131与所述第一通信接口111连接；所述第二通信接口 113与所述第二读写接口 151连接。在本实施例中，所述第一电平的控制信号为高电平的电压信号，例如3.3V的电压信号；所述第二电平的控制信号为低电平的电压信号，如0V的电压信号。可以理解，所述第一电平的控制信号也可以为低电平的电压信号，相应地，所述第二电平的控制信号也可以为高电平的电压信号。
[0037]在本实施例中，所述第一通信接口 111为I2C(Inter-1ntegrated Circuit)接口，所述第二通信接口 113 为串行外设接口(Serial Peripheral Interface，SPI);所述第一存储器130为I2C接口的电可擦可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)，所述第一读写接口 131 为 I2C 接口 ；所述第一数据为所述Mura补偿芯片110的设定参数，所述第一数据用于设定所述Mura补偿芯片110的工作参数；所述第二存储器150为SPI接口的FLASH存储器，所述第二读写接口 151为SPI接口 ；所述第二数据为Mura补偿数据，所述第二数据用于为存在Mura缺陷的LCD提供灰阶数据补偿；所述连接器170为I2C连接器，所述数据输入接口 171为I2C接口。如图4所示，所述第一通信接口 111、第一读写接口 131及数据输入接口 171之间通过数据线SDA及时钟线SCL连接，所述数据线SDA用于传输数据，如第一数据或第二数据，所述时钟线SCL用于传输数据读写时钟信号；所述第二通信接口 113与所述第二读写接口 151之间通过输出数据线SPI_SD0、输入数据线SPI_SD1、时钟线SPI_SCK及使能信号线SPI_CS连接，所述输出数据线SPI_SD0用于输出第二数据至所述第二存储器150，所述输入数据线SPI_SDI用于从所述第二存储器150读取第二数据，所述时钟线SPI_SCK用于传输数据读写时钟信号，所述使能信号线SPI_CS用于传输读写使能信号。
[0038]所述控制电路190包括晶体管Q1、第一电阻R1及第二电阻R2。所述晶体管Q1为P型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor, M0SFET)，包括栅极G、源极S及漏极D，所述栅极G与所述读写控制接口 173连接；所述源极S用于接入第一电平的控制信号(本实施例中为3.3V的电压信号)；所述第一电阻R1 —端与所述源极S连接，另一端与所述读写控制接口 173连接；所述漏极D与所述第二保护接口 153连接；所述第二电阻R2—端与所述漏极D及所述第二保护接口 153连接，另一端接地。
[0039]当所述读写控制接口 173输出第一电平(3.3V)的控制信号时，所述栅极G与源极S电压相等，则所述晶体管Q1截止，所述第一保护接口 133接入第一电平的控制信号，所述第一存储器130进入允许写入状态，所述第二保护接口 153为接入第二电平的控制信号，所述第二存储器150进入写入保护状态；所述数据输入接口 171输入第一数据，所述第一数据通过所述第一读写接口 131写入所述第一存储器130。当所述第一数据写入完毕后，所述读写控制接口 173输出第二电平(0V)的控制信号，所述栅极G的电压为0V，所述源极S的电压为3.3V，则所述晶体管Q1导通，所述第一保护接口 133接入第二电平的控制信号，所述第一存储器130进入写入保护状态，所述第二保护接口 153接入第一电平的控制信号，所述第二存储器150进入允许写入状态；所述数据输入接口 171输入第二数据，所述第二数据通过所述第一通信接口 111传输到所述Mura补偿芯片110，并由所述第二通信接口 113输出给所述第二读写接口 151，进而通过所述第二读写接口 151写入所述第二存储器150。
[0040]请参阅图5，本发明实施例还提供一种Mura补偿数据写入方法，所述方法至少包括如下步骤:
[0041]步骤S201:连接器的读写控制端口输出第一电平的控制信号，控制第一存储器进入允许与入状态；
[0042]步骤S202:控制电路将所述第一电平的控制信号转换为第二电平的控制信号，控制所述第二存储器进入写入保护状态；
[0043]步骤S203:连接器的数据输入接口输入第一数据，所述第一数据通过第一读写接口写入所述第一存储器；
[0044]步骤S204:连接器的读写控制端口输出第二电平的控制信号，控制第一存储器进入写入保护状态；
[0045]步骤S205:控制电路将所述第二电平的控制信号转换为第一电平的控制信号，控制所述第二存储器进入允许写入状态；
[0046]步骤S206:连接器