元SR(n-l)输出的扫描信号G (n_l)，第六晶体管T6的栅极电性连接后一级G0A电路单元SR (n+1)输出的扫描信号G (n+1)。其余组件的连接与运作模式皆与图2相同，在此不另赘述。
[0038]请参阅图5，图5是本发明第三实施例的G0A电路单元SR(n)的电路图。不同于图2的扫描控制模块100，图5的G0A电路单元SR(n)的所有晶体管皆为N型金氧半导体(N-type metal oxide semiconductor,NM0S)晶体管，第一固定电压 VGL 为低电平，第二固定电压VGH为高电平。组件的连接与运作模式皆与图2相同，在此不另赘述。
[0039]请参阅图6，图6是本发明第四实施例的G0A电路单元SR (η)的电路图。不同于图5的扫描控制模块100，图6的G0A电路单元SR(n)的扫描控制模块800的第五晶体管T5的栅极电性连接前一级G0A电路单元SR(n-l)输出的扫描信号G (n_l)，第六晶体管T6的栅极电性连接后一级G0A电路单元SR (n+1)输出的扫描信号G (n+1)。其余组件的连接与运作模式皆与图5相同，在此不另赘述。
[0040]相较于现有技术，本发明的栅极驱动电路的每一级G0A电路单元的扫描控制模块包含第五晶体管和第六晶体管。当前一级G0A电路单元输出的扫描信号和后一级G0A电路单元输出的扫描信号均为低电平时，由前一级G0A电路单元输出的扫描信号控制所述第五晶体管以及由后一级G0A电路单元输出的扫描信号控制的第六晶体管皆导通，使得本级G0A电路单元电路开始工作并使得控制节点的电压变成第一固定电压的电平。当第三时钟信号触发时，控制节点与前一级G0A电路单元之间的通路会将前一级G0A电路单元的扫描信号由原先维持的低电平充电至第一固定电压。这样，每一级G0A电路单元的扫描信号的电平将不会影响其它G0A电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。
[0041]综上所述，虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
【主权项】
1.一种栅极驱动电路，其包含: 数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一开启信号以及第二开启信号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含: 扫描控制模块，其包含: 第一晶体管，其栅极电性连接所述第一开启信号，其源极电性连接所述后一级GOA电路单元输出的扫描信号； 第二晶体管，其栅极电性连接所述第二开启信号，其源极电性连接所述前一级GOA电路单元输出的扫描信号； 第三晶体管，其栅极电性连接所述第一开启信号，其源极电性连接所述第四时钟信号; 第四晶体管，其栅极电性连接所述第二开启信号，其源极电性连接所述第二时钟信号; 第五晶体管，其栅极电性连接所述后一级GOA电路单元输出的扫描信号或所述前一级GOA电路单元输出的扫描信号，其源极电性连接第一固定电压；及 第六晶体管，其栅极电性连接所述前一级GOA电路单元输出的扫描信号或所述后一级GOA电路单元输出的扫描信号，其源极电性连接所述第五晶体管的漏极； 输入控制模块，电性连接所述第一晶体管的漏极和所述第二晶体管的漏极，用来依据所述第三时钟信号，导通所述前一级GOA电路单元输出的扫描信号或是所述后一级GOA电路单元输出的扫描信号； 输出控制模块，电性连接一控制节点，用来依据施加于所述控制节点的电压，控制输出所述扫描信号； 稳压模块，电性连接所述输出控制模块，用来稳定所述控制节点的电压，并防止漏电；上拉维持模块，电性连接所述输入控制模块、所述扫描控制模块、所述输出控制模块和所述稳压模块，用来维持所述控制节点在非扫描期间的高电平，以及维持所述扫描信号的高电平；以及 上拉辅助模块，电性连接所述上拉维持模块，用来控制所述输入控制模块在所述控制节点充电期间的漏电。2.如权利要求1所述的栅极驱动电路，其特征在于，所述输入控制模块包含第七晶体管，其栅极电性连接所述第三时钟信号，其源极电性连接所述第一晶体管的漏极和所述第二晶体管的漏极。3.如权利要求2所述的栅极驱动电路，其特征在于，所述输出控制模块包含: 第八晶体管，其栅极电性连接所述控制节点，其源极电性连接所述第一时钟信号；及 第一电容，其两端分别连接所述第八晶体管的漏极和栅极。4.如权利要求3所述的栅极驱动电路，其特征在于，所述稳压模块包含第九晶体管，其漏极电性连接所述第六晶体管的漏极，其栅极电性连接第二固定电压，其源极电性连接所述第八晶体管的栅极。5.如权利要求4所述的栅极驱动电路，其特征在于，所述上拉维持模块包含: 第十晶体管，其漏极电性连接所述第六晶体管的漏极，其栅极电性连接所述第三晶体管的漏极以及所述第四晶体管的漏极，其源极电性连接第二固定电压； 第十一晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第七晶体管的漏极； 第十二晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第八晶体管的漏极； 第十三晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的漏极，其源极电性连接所述第十晶体管的漏极；及 第二电容，其两端电性连接所述第一固定电压和所述第十晶体管的漏极。6.如权利要求5所述的栅极驱动电路，其特征在于，所述上拉辅助模块包含: 第十四晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的源极，其源极电性连接所述第十晶体管的漏极。7.如权利要求5所述的栅极驱动电路，其特征在于，每一级GOA电路单元另包含: 作用模块，其包含: 第十五晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接栅极启动信号，其源极电性连接所述第十晶体管的漏极；及 第十六晶体管，其漏极和栅极皆电性连接所述栅极启动信号，其源极电性连接所述输出端。8.如权利要求7所述的栅极驱动电路，其特征在于，每一晶体管皆为P型金氧半导体晶体管，所述第一固定电压为高电平，所述第二固定电压为低电平。9.如权利要求7所述的栅极驱动电路，其特征在于，每一晶体管皆为N型金氧半导体晶体管，所述第一固定电压为低电平，所述第二固定电压为高电平。10.一种液晶显示器，其包含源极驱动器以及如权利要求1-9任一项所述的栅极驱动电路，所述栅极驱动电路输出扫描信号使得数个所述晶体管开启，同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。
【专利摘要】一种栅极驱动电路，其包含数个GOA电路单元。每一级GOA电路单元的扫描控制模块包含第五晶体管和第六晶体管。当前一级GOA电路单元输出的扫描信号和后一级GOA电路单元输出的扫描信号均为低电平时，由前一级GOA电路单元输出的扫描信号控制所述第五晶体管以及由后一级GOA电路单元输出的扫描信号控制的第六晶体管皆导通，使得本级GOA电路单元电路开始工作并使得控制节点的电压变成第一固定电压的电平。当第三时钟信号触发时，控制节点与前一级GOA电路单元之间的通路会将前一级GOA电路单元的扫描信号由原先维持的低电平充电至第一固定电压。这样，每一级GOA电路单元的扫描信号的电平将不会影响其它GOA电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。
【IPC分类】G09G3/36
【公开号】CN105321491
【申请号】CN201510797175
【发明人】赵莽, 李亚锋
【申请人】武汉华星光电技术有限公司
【公开日】2016年2月10日
【申请日】2015年11月18日