专利名称：阵列基板单元、阵列基板、液晶显示面板及液晶显示装置的制作方法
技术领域：
本实用新型涉及液晶显示技术领域，尤其涉及一种阵列基板单元、阵列基板、液晶显示面板及液晶显示装置。
背景技术：
液晶显示装置是一种通过面板内的像素电极和公共电极之间形成电场，控制液晶分子的排列，并通过控制液晶分子对光的折射率，显示画面的一种平板显示装置。液晶显示装置的面板由阵列基板和彩膜基板构成，其中阵列基板由横行排列的栅线和纵向排列的数据线构成，并且在每个栅线和数据线交叉处设有一个开关，以控制每个像素。在阵列基板通常由一定数量的阵列基板单元组成，现有技术中，针对阵列基板单元的设计方案有很多。 如图I所示，为其中一种阵列基板单元的结构示意图，图I所示阵列基板单元采用Dual Gate驱动方式驱动，其具体结构为阵列基板单元设有横向排列的第一栅线G1、第二栅线G2、第三栅线G3和第四栅线G4，纵向排列的第一数据线D1、第二数据线D2和第三数据线D3，其中，第一栅线Gl和第二栅线G2之间设有像素R1、像素G1、像素BI、像素R2、像素G2和像素B2，各像素在第一栅线Gl和第二栅线G2之间横向排列；第三栅线G3和第四栅线G4之间同样设有像素R3、像素G3、像素B3、像素R4、像素G4和像素B4，各像素在第三栅线G3和第四栅线G4之间横向排列，其中，像素R1、像素Gl和像素BI及与其连接的栅线和数据线构成第一阵列基板子单元，像素R2、像素G2和像素B2及与其连接的栅线和数据线构成第二阵列基板子单元，像素R3、像素G3和像素B3及与其连接的栅线和数据线构成第三阵列基板子单元，像素R4、像素G4和像素B5及与其连接的栅线和数据线构成第四阵列基板子单元，在每一个阵列基板子单元内，各像素与栅线及数据线的连接方式相似，只是连接的栅线与数据线不同，以下以第一阵列基板子单元为例进行说明，像素Rl通过开关分别与第一栅线Gl和第一数据线Dl电连接，像素Gl通过开关分别与第二栅线G2和第一数据线Dl电连接，像素BI通过开关分别与第二栅线G2和第二数据线D2电连接。如图2所示，为另外一种阵列基板单元的结构示意图，图2所示的阵列基板单元采用Triple Gate驱动方式驱动，其具体结构为阵列基板单元设有横向排列的第一栅线G1、第二栅线G2、第三栅线G3、第四栅线G4、第五栅线G5和第六栅线G6，纵向排列的第一数据线Dl和第二数据线D2，与图I中像素结构不同，图2中各像素长边在水平方向，而短边在垂直方向，像素Rl与像素R2横向排列于第一栅线Gl之上，像素Rl分别与第一栅线Gl和第一数据线Dl电连接，像素R2分别与第一栅线Gl和第二数据线D2电连接；像素Gl和像素G2横向排列于第一栅线Gl和第二栅线G2之间，像素Gl分别与第二栅线G2和第一数据线Dl电连接，像素G2分别与第二栅线G2和第二数据线D2电连接；像素BI和像素B2横向排列于第二栅线G2和第三栅线G3之间，像素BI分别与第三栅线G3和第一数据线Dl电连接，像素B2分别与第三栅线G3和第二数据线D2电连接；像素R3与像素R4横向排列于第三栅线G3和第四栅线G4之间，像素R3分别与第四栅线G4和第一数据线Dl电连接，像素R4分别与第四栅线G4和第二数据线D2电连接；像素G3和像素G4横向排列于第四栅线G4和第五栅线G5之间，像素G3分别与第五栅线G5和第一数据线Dl电连接，像素G4分别与第五栅线G5和第二数据线D2电连接；像素B3和B42像素横向排列于第五栅线G5和第六栅线G6之间，像素B3分别与第六栅线G62和第一数据线Dl电连接，像素B4分别与第六栅线G6和第二数据线D2电连接。由于阵列基板单元组成的阵列基板在与面板结合时，需要使用覆晶薄膜(C0F，Chip On Film)，使用的COF数量与栅线和数据线的数量有关，栅线和数据线越多，需要的COF数量也越多，使用的COF越多，生产成本也越高，因此，如何设计一种阵列基板单元，减少栅线和数据线的数量，以减少液晶面板生产过程 中所需的COF的数量，成为现有技术中亟待解决的技术问题之一。
实用新型内容本实用新型提供一种阵列基板单元、阵列基板、液晶显示面板以及液晶显示装置，用以减少液晶面板生产过程中所需的COF的数量。本实用新型提供一种阵列基板单元，包括横向排列的、用于提供驱动信号的栅线以及纵向排列的、用于提供极性连续翻转的电压信号的数据线，所述阵列基板单元包括四个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中每一阵列基板子单元内包括三个像素、以及与三个像素电连接的一条数据线和三条栅线；且水平排列的两个阵列基板子单元共用三条栅线，垂直排列的两个阵列基板子单元共用一条数据线和其中一条栅线。本实用新型提供一种阵列基板，包括预设数量的上述阵列基板单元。本实用新型提供一种液晶面板，包括彩膜基板、阵列基板以及位于所述彩膜基板和阵列基板之间的液晶，其中，所述阵列基板包括预设数量的上述阵列基板单元。本实用新型提供一种液晶显示装置，包括背光源、液晶面板以及用于向液晶面板提供控制信号的集成电路板，所述液晶面板包括彩膜基板、阵列基板以及位于所述彩膜基板和阵列基板之间的液晶，其中，所述阵列基板包括预设数量的上述阵列基板单元。本实用新型提供的阵列基板单元、阵列基板、液晶显示面板及液晶显示装置，包括四个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中每一阵列基板子单元内包括三个像素、以及与三个像素电连接的一条数据线和三条栅线；且水平排列的两个阵列基板子单元共用三条栅线，垂直排列的两个阵列基板子单元共用一条数据线和其中一条栅线，这样，本实用新型提供的阵列基板单元包括5条栅线和2条数据线，其与Dual Gate驱动方式下的阵列基板单元相比,减少了 I条数据线，与Triple Gate驱动方式下的阵列基板单元相比，减少了一条栅线，由于每一液晶面板包含数百个阵列基板单元，从而，有效减少了液晶面板生产过程中COF的使用数量。本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
图I为现有技术中，Dual Gate驱动方式下，阵列基板单元的结构示意图；图2为现有技术中，Triple Gate驱动方式下，阵列基板单元的结构示意图；图3a为本实用新型实施例中，一个阵列基板子单元的结构示意图；图3b为本实用新型实施例中，阵列基板单元的结构示意图；图4为本实用新型实施例中，各栅线提供的驱动信号的波形示意图。
具体实施方式
为了减少液晶面板生产过程中所需的COF数量，本实用新型提供一种阵列基板单元、阵列基板、液晶面板及液晶显示装置。以下结合说明书附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型，并且在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。本实用新型提供的阵列基板单元共包括四个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中每一阵列基板子单元内包括三个像素、分别为像素R、像素G和像素B，以及与三个像素电连接的一条数据线和三条栅线，其中，三条栅线分别为栅线G1、栅线G2和栅线G3 ；;水平排列的两个阵列基板子单元共用三条栅线，垂直排列的两个阵列基板子单元共用一条数据线和其中一条栅线。具体的，如图3a所示，为一个阵列基板子单元的结构示意图，在每一阵列基板子单元内，像素R通过第一 TFT 38和第二 TFT 39分别与栅线Gl、栅线G3和数据线电连接，具体为 第一 TFT 38的栅极与栅线G3连接，第一 TFT 38的漏极与栅线Gl连接，第一 TFT38的源极与第二 TFT 39的栅极连接，第二 TFT 39的漏极与数据线连接，第二 TFT 39的源极与像素R连接；像素G通过第三TFT 310和第四TFT 311分别与栅线G2、栅线G3和数据线电连接，具体为第三TFT 310的栅极与栅线G3连接，第三TFT 310的漏极与栅线G2连接，第三TFT 310的源极与第四TFT 311的栅极连接，第四TFT 311的漏极与数据线连接，第四TFT 311的源极与像素G连接；像素B通过第五TFT 312与分别与栅线Gl和数据线电连接，具体为第五TFT312的栅极与栅线Gl连接，第五TFT 312的漏极与数据线连接，第五TFT 312的源极与像素B连接。具体实施时，当四个阵列基板子单元组成的阵列基板单元时，水平方向上依次排列两个阵列基板子单元共用三条栅线，在垂直方向上排列的两个阵列基板子单元需要共用一条数据线，以及其中的一条数据线，即下面的阵列基板子单元在垂直方向上的第一条栅线与上面的阵列基板子单元在垂直方向上的最后一条栅线相同，为了便于描述，依次以第一栅线31、第二栅线32、第三栅线33表示与水平排列的两个阵列基板子单元电连接的三条栅线，以第三栅线33、第四栅线34和第五栅线35表示与垂直排列的两个阵列基板子单元连接的三条栅线，即水平排列的两个阵列基板子单元共用第一栅线、第二栅线、第三栅线，垂直排列的两个阵列基板子单元共用第三栅线、第四栅线和第五栅线，如图3b所示，包括横向排列的第一栅线31、第二栅线32、第三栅线33、第四栅线34和第五栅线35，纵向排列的第一数据线36和第二数据线37 ;第一栅线31和第二栅线32之间，依次设有像素R1、像素G1、像素BI、像素R2、像素G2、像素B2 ;第三栅线33和第四栅线34之间，依次设有像素R3、像素G3、像素B3、像素R4、像素G4、像素B4 ;其中，每一栅线用于提供驱动信号，每一数据线用于提供极性连续翻转的电压信号。具体实施时，像素Rl分别与第一栅线31、第三栅线33和第一数据线36电连接；像素Gl分别与第二栅线32、第三栅线33和第一数据线36电连接；像素BI分别与第一栅线31和第一数据线36电连接；像素R2分别与第一栅线31、第三栅线33和第二数据线37电连接；像素G2分别与第二栅线32、第三栅线33和第二数据线37电连接；像素B2分别与第一栅线31和第二数据线37电连接；像素R3分别与第三栅线33、第五栅线35和第一数据线36电连接；像素G3分别与第四栅线34、第五栅线35和第一数据线36电连接；像素B3分别与第三栅线33和第一数据线36电连接；像素R4分别与第三栅线33、第五栅线35和第二数据线37电连接；像素G4分别与第四栅线34、第五栅线35和第二数据线37电连接；像素B4分别与第三栅线33和第二数据线37电连接。其中，像素Rl、像素Gl和像素BI及各像素分别连接的栅线和数据线组成第一阵列基板子单元，即像素R1、像素Gl和像素BI以及第一栅线31、第二栅线32、第三栅线33和第一数据线36组成第一阵列基板子单元，像素R2、像素G2和像素B2及各像素分别连接的栅·线和数据线组成第二阵列基板子单元，即像素R2、像素G2和像素B2以及第一栅线31、第二栅线31、第三栅线33和第二数据线37组成第二阵列基板子单元，第二阵列基板子单元与第一阵列基板子单元共用三条栅线，即第一栅线31、第二栅线32和第三栅线33 ;像素R3、像素G3和像素B3及各像素分别连接的栅线和数据线组成第三阵列基板子单元，即像素R3、像素G3和像素B3以及第三栅线33、第四栅线34、第五栅线35和第一数据线36组成第三阵列基板子单元，第三阵列基板子单元与第一阵列基板子单元之间共同第一数据线36和第三栅线33 ;像素R4、像素G4和像素B4及各像素分别连接的栅线和数据线组成第四阵列基板子单元，像素R4、像素G4和像素B4以及第三栅线33、第四栅线34、第五栅线35和第二数据线37组成第四阵列基板子单元，第四阵列基板子单元与第三阵列基板子单元共用三条栅线，即第三栅线33、第四栅线34和第五栅线35，第四阵列基板子单元与第二阵列基板子单元共用第二数据线37和第三栅线33 ;在每一阵列基板子单元内，每一像素通过开关分别与对应的栅线和数据线电连接，其中，各像素与其对应的栅线和数据线连接的开关可以但不限于为TFT (薄膜晶体场效应管)。具体实施时，若每一像素通过TFT与对应的栅线和数据线连接时，如图3所示，其具体结构可以为在第一阵列基板子单元内，像素Rl通过第一 TFT 38和第二 TFT 39分别与第一栅线31、第三栅线33和第一数据线36电连接，具体为第一TFT 38的栅极与第三栅线33连接，第一 TFT 38的漏极与第一栅线31连接，第一 TFT 38的源极与第二 TFT 39的栅极连接，第二 TFT 39的漏极与第一数据线连接，第二 TFT 39的源极与像素Rl连接；像素Gl通过第三TFT 310和第四TFT 311分别与第二栅线32、第三栅线33和第一数据线电连接，具体为第三TFT 310的栅极与第三栅线33连接，第三TFT 310的漏极与第二栅线32连接，第三TFT 310的源极与第四TFT 311的栅极连接，第四TFT 311的漏极与第一数据线连接，第四TFT 311的源极与像素Gl连接；像素BI通过第五TFT 312与分别与第一栅线31和第一数据线电连接，具体为第五TFT 312的栅极与第一栅线31连接，第五TFT 312的漏极与第一数据线连接，第五TFT 312的源极与像素BI连接；在第二阵列基板子单元内，像素R2通过第一 TFT 38和第二 TFT 39分别与第一栅线31、第三栅线33和第二数据线电连接，具体为第一 TFT 38的栅极与第三栅线33连接，第一 TFT 38的漏极与第一栅线31连接，第一 TFT 38的源极与第二 TFT 39的栅极连接，第二 TFT 39的漏极与第二数据线连接，第二 TFT 39的源极与像素R2连接；像素G2通过第三TFT 310和第四TFT 311分别与第二栅线32、第三栅线33和第二数据线电连接，具体为第三TFT 310的栅极与第三栅线33连接，第三TFT 310的漏极与第二栅线32连接，第三TFT310的源极与第四TFT 311的栅极连接，第四TFT 311的漏极与第二数据线连接，第四TFT311的源极与像素G2连接；像素B2通过第五TFT 312与分别与第一栅线31和第二数据线电连接，具体为第五TFT 312的栅极与第一栅线31连接，第五TFT 312的漏极与第二数据线连接，第五TFT 312的源极与像素B2连接；在第三阵列基板子单元内，像素R3通过第一 TFT38和第二 TFT39分别与第三栅线33、第五栅线35和第一数据线电连接，具体为第一 TFT38的栅极与第五栅线35连接，第一TFT38的漏极与第三栅线33连接，第一 TFT38的源极与第二 TFT39的栅极连接，第二 TFT39的漏极与第一数据线连接，第二 TFT39的源极与像素R3连接；像素G3通过第三TFT310和第四TFT311分别与第四栅线34、第五栅线35和第一数据线36电连接，具体为第三TFT 310的栅极与第五栅线35连接，第三TFT 310的漏极与第四栅线34连接，第三TFT 310的源极与第四TFT 311的栅极连接，第四TFT 311的漏极与第一数据线36连接，第四TFT 311的源极与像素G3连接；像素B3通过第五TFT 312与分别与第三栅线33和第一数据线36电连接，具体为第五TFT 312的栅极与第三栅线33连接，第五TFT 312的漏极与第一数据线36连接，第五TFT 312的源极与像素B3连接；在第四阵列基板子单元内，像素R4通过第一 TFT 38和第二 TFT 39分别与第三栅线33、第五栅线35和第二数据线37电连接，具体为第一 TFT 38的栅极与第五栅线35连接，第一 TFT 38的漏极与第三栅线33连接，第一 TFT38的源极与第二 TFT 39的栅极连接，第二 TFT 39的漏极与第二数据线37连接，第二 TFT 39的源极与像素R4连接；像素G4通过第三TFT 310和第四TFT311分别与第四栅线34、第五栅线35和第二数据线37电连接，具体为第三TFT 310的栅极与第五栅线35连接，第三TFT 310的漏极与第四栅线34连接，第三TFT 310的源极与第四TFT 311的栅极连接，第四TFT 311的漏极与第二数据线37连接，第四TFT 311的源极与像素G4连接；像素B4通过第五TFT312与分别与第三栅线33和第二数据线37电连接，具体为第五TFT 312的栅极与第三栅线33连接，第五TFT 312的漏极与第二数据线37连接，第五TFT 312的源极与像素B4连接。如图4所示，为本实用新型实施例中，各栅线提供的驱动信号的波形示意图，其中，在时刻I到达时，第一栅线31、第三栅线33为高电平，其余栅线为低电平，这样，第一数据线36对像素Rl和像素BI进行充电，第二数据线37对像素R2和像素B2进行充电，假设对像素Rl需要的电压为8V，而对像素BI需要的电压为16V，这样，在时刻I对像素BI的充电为预充电，待下次为像素BI充电时，从8V开始即可；同理，在时刻I对像素B2的充电为预充电，待下次为像素BI充电时，从8V开始即可；在时刻2内，第二栅线32、第三栅线33处于高电平，第一数据线36对Gl充电，第二数据线37对像素G2充电；在时刻3内，第一栅线31处于高电平，第一数据线36为BI充电，第二数据线37为像素B3充电，依次类推，各栅线根据接收到的驱动信号的高低电平控制各数据线在时刻4、时刻5、时刻6、时刻7以及时刻8为各像素进行充电。[0034]具体实施时，预设数量的本实用新型提供的阵列基板单元可以组成阵列基板，该阵列基板可以用于彩膜基板以及填充与彩膜基板和阵列基板之间的液晶组成液晶面板，而液晶面板与背光源以及用于向液晶面板提供控制信号的集成电路板可以组成液晶显示装置，上述各装置中，除了阵列基板单元采用本实用新型提供的阵列基板单元以外，其余部分结构与现有技术相同，这里不再赘述。本实用新型提供的阵列基板单元、阵列基板、液晶显示面板及液晶显示装置，包括4个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中每一阵列基板子单元内包括3个像素、以及与3个像素电连接的一条数据线和三条栅线；且水平排列的两个阵列基板子单元共用三条栅线，垂直排列的两个阵列基板子单元共用一条数据线和其中一条栅线，这样，本实用新型提供的阵列基板单元包括5条栅线和2条数据线，其与Dual Gate驱动方式下的阵列基板单元相比,减少了 I条数据线，与Triple Gate驱动方式下的阵列基板单元相比，减少了一条栅线，由于每一液晶面板包含数百个阵列基板单元，从而，有效减少了液晶面板生产过程中COF的使用数量。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种阵列基板单元，包括横向排列的、用于提供驱动信号的栅线以及纵向排列的、用于提供极性连续翻转的电压信号的数据线，其特征在于，包括四个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中 每一阵列基板子单元内包括三个像素以及与三个像素电连接的一条数据线和三条栅线；且 水平排列的两个阵列基板子单元共用三条栅线，垂直排列的两个阵列基板子单元共用一条数据线和其中一条栅线。
2.如权利要求I所述的阵列基板单元，其特征在于，在每一阵列基板子单元内，每一像素通过开关分别与对应的栅线和数据线电连接。
3.如权利要求2所述的阵列基板单元，其特征在于，所述开关为薄膜晶体场效应管TFT。
4.如权利要求3所述的阵列基板单元，其特征在于，所述三个像素分别为像素R、像素G和像素B，所述三条栅线分别为栅线G1、栅线G2和栅线G3 ;以及 在每一阵列基板子单元内，像素R通过第一 TFT和第二 TFT分别与栅线G1、栅线G3和数据线电连接，具体为所述第一 TFT的栅极与所述栅线G3连接，所述第一 TFT的漏极与所述栅线Gl连接，所述第一 TFT的源极与所述第二 TFT的栅极连接，所述第二 TFT的漏极与所述数据线连接，所述第二 TFT的源极与所述像素R连接； 像素G通过第三TFT和第四TFT分别与栅线G2、栅线G3和数据线电连接，具体为所述第三TFT的栅极与所述栅线G3连接，所述第三TFT的漏极与所述栅线G2连接，所述第三TFT的源极与所述第四TFT的栅极连接，所述第四TFT的漏极与所述数据线连接，所述第四TFT的源极与所述像素G连接； 像素B通过第五TFT与分别与栅线Gl和数据线电连接，具体为所述第五TFT的栅极与所述栅线Gl连接，所述第五TFT的漏极与所述数据线连接，所述第五TFT的源极与所述像素B连接。
5.一种阵列基板，其特征在于，包括预设数量的权利要求Γ4任一权利要求所述阵列基板单兀。
6.一种液晶显示面板，包括彩膜基板、阵列基板以及位于所述彩膜基板和阵列基板之间的液晶，其特征在于，所述阵列基板包括预设数量的权利要求Γ4任一权利要求所述阵列基板单元。
7.一种液晶显示装置，包括背光源、液晶面板以及用于向液晶面板提供控制信号的集成电路板，所述液晶面板包括彩膜基板、阵列基板以及位于所述彩膜基板和阵列基板之间的液晶，其特征在于，所述阵列基板包括预设数量的权利要求Γ4任一权利要求所述阵列基板单元。
专利摘要本实用新型公开了一种阵列基板单元、阵列基板、液晶显示面板及液晶显示装置，用以减少液晶面板生产过程中COF数量。其中，阵列基板单元包括包括横向排列的、用于提供驱动信号的栅线以及纵向排列的、用于提供极性连续翻转的电压信号的数据线，其特征在于，包括4个阵列基板子单元，各阵列基板子单元在水平方向和垂直方向上两两对称排列，其中每一阵列基板子单元内包括3个像素、以及与3个像素电连接的一条数据线和三条栅线；且水平排列的两个阵列基板子单元共用栅线，垂直排列的两个阵列基板子单元共用数据线和其中一条栅线。
文档编号G02F1/1368GK202710889SQ20122036711
公开日2013年1月30日 申请日期2012年7月26日 优先权日2012年7月26日
发明者王宝强 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司