实施例中，可选地，所述光掩膜结构200还可以进一步包括多个对位标记240，所述对位标记240可以在所述第一绝缘层214通过蚀刻工艺制作而成，且所述多个对位标记240可以分别形成在所述第一阶梯型开口 220的第二开口部222和所述第二阶梯型开口 230的第四开口部232的外围区域，即是形成在临近于所述SOI基板210的两侧边缘区域。
[0053]本实施例提供的光掩膜结构200通过在所述硅顶层213表面设置所述第二绝缘层215，可以便于所述光掩膜结构200与所述MEMS麦克风芯片20之间的临时键合(TemporaryBonding)，并且在连接盘制作完成之后并且在连接盘制作完成之后，便可以去制作所述光掩膜结构200与所述MEMS麦克风芯片20之间的解键合(De-bonding)。另外，所述光掩膜结构200通过在所述硅衬底211表面设置所述第一绝缘层214并在所述第一绝缘层214形成所述对位标记240，可以有效地提高所述光掩膜结构200与所述MEMS麦克风芯片20的对准精度，保证所述MEMS麦克风芯片20的连接盘制作精度。
[0054]应当理解，所述对位标记240主要是用于实现所述光掩膜结构200和所述MEMS麦克风芯片20之间的精确对准，因此，其具体位置可以不局限于在所述第一绝缘层214，比如，在其他替代实施例中，所述对位标记240也形成在所述第二绝缘层215的相应区域，或者，所述对位标记240还可以形成在所述硅衬底211或者所述硅顶层213。
[0055]请参阅图4a?4f，其为用于制作图3所示的光掩膜结构200的制作方法的工艺示意图。所述光掩膜结构200的制作方法与图2a?2f所示的光掩膜结构100的制作方法相类似，具体地，所述光掩膜结构200的制作方法包括以下步骤:
[0056]步骤S21，提供SOI基板210 ；
[0057]请参阅图4a，所述SOI基板210可以包括硅衬底211、中间绝缘层212、硅顶层213、第一绝缘层214和第二绝缘层215，所述硅衬底211、所述中间绝缘层212和所述硅顶层213依序层叠设置从而形成SOI结构，所述第一绝缘层214和第二绝缘层215分别形成在所述硅衬底211和所述硅顶层213的表面。
[0058]步骤S22，在所述SOI基板210的第二绝缘层215表面涂布光阻材料，并在所述第二绝缘层215和所述硅顶层213蚀刻出第一开口部221和第三开口部231 ；
[0059]请参阅图4b，在本步骤中，首先在所述SOI基板210的第二绝缘层215表面均匀地涂布第一光阻材料层201，接着利用深反应离子刻蚀技术在所述第二绝缘层215和硅顶层213中与待制作的背板连接盘和振膜连接盘相对应的位置蚀刻出第一开口部221和第三开口部231，其中所述第一开口部121和所述第三开口部131同时贯穿所述第二绝缘层215和所述娃顶层213。
[0060]步骤S23，去除所述硅顶层213表面的光阻材料，如图4c所示；
[0061]步骤S24，将所述SOI基板210翻转，并在所述SOI基板210的第一绝缘层214蚀刻出对位标记240 ；
[0062]具体地，请参阅图4d，本步骤中，首先将所述SOI基板210翻转使得所述第一绝缘层214朝上设置，并且在所述第一绝缘层214表面均匀地涂布第二光阻材料层202 ;接着，利用光刻技术在所述第一绝缘层214的边缘区域蚀刻出对位标记240。
[0063]步骤S25，在所述第一绝缘层214和所述硅衬底111蚀刻出第二开口部222和第四开口部232 ；
[0064]请参阅图4e，具体地，在所述对位标记240形成之后，可以在所述第一绝缘层214表面重新涂布光阻材料，所述光阻材料覆盖整个第一绝缘层214表面，包括所述对位标记240所在区域。接着，利用光刻技术(比如深反应离子刻蚀技术)在所述第一绝缘层214和所述硅衬底211蚀刻出第二开口部222和第四开口部232，其中，所述第二开口部222和所述第四开口部232分别形成在所述第一开口部221和所述第三开口部231的相应位置，并且同时贯穿所述第一绝缘层214和所述硅衬底211。另外，所述第二开口部222和所述第四开口部232的开口面积可以分别大于所述第一开口部221和所述第三开口部231，如图4e所示。
[0065]步骤S26，将所述第二开口部222和所述第四开口部232所在区域的中间绝缘层212蚀刻掉以在所述SOI基板210形成第一阶梯型开口 220和第二阶梯型开口 230。
[0066]具体地，请参阅图4f，本步骤可以去除掉所述第一绝缘层214表面的光阻材料，同时将所述第二开口部222和所述第四开口部232所在区域的中间绝缘层212蚀刻掉，从而将所述第二开口部222和所述第四开口部232从所述硅衬底211延伸到所述中间绝缘层212，并分别与所述第一开口部221和所述第三开口部231相连通。由此，便可以在所述SOI基板210形成如图3所示的第一阶梯型开口 220和第二阶梯型开口 230。
[0067]在一种替代实施例中，所述对位标记240也可以形成在所述第二绝缘层215，相对应地，上述实施例中，步骤S24可以替换为:在所述SOI基板210的第二绝缘层215蚀刻出对位标记240，且所述对位标记240可以在所述步骤S22的第一开口部221和第二开口部231蚀刻之前形成在所述第二绝缘层215，或者，其也可以在所述第一开口部221和所述第二开口部231蚀刻完成之后再形成在所述第二绝缘层215，并且，所述对位标记240也可以在所述硅顶层213表面的光阻材料去除之前(即所述步骤S23)在所述第二绝缘层215蚀刻得到。
[0068]在另一种替代实施例中，所述对位标记240也可以形成在所述硅衬底211或者所述硅顶层213，也即是说，在步骤S21提供的SOI基板210中，所述硅衬底211或者所述硅顶层213可以在相应区域预先蚀刻有所述对位标记240 ;在这种情况下，所述步骤S24可以省略。
[0069]请参阅图5，其为本发明提供的适用于MEMS麦克风的光掩膜结构第三种实施例的结构示意图。所述光掩膜结构300同样可以用来制作出MEMS麦克风芯片30的背板连接盘31和振膜连接盘32，其与图1所示的光掩膜结构100相类似，以下主要介绍所述光掩膜结构300与图1所示的光掩膜结构100的主要区别。
[0070]所述光掩膜结构300包括SOI基板310以及在所述SOI基板310的第一阶梯型开口 320和第二阶梯型开口 330。如图5所示，所述SOI基板310包括依序层叠设置的硅衬底311、第一中间绝缘层312、硅中间层313、第二中间绝缘层314和硅顶层315。所述第一中间绝缘层312和所述第二中间绝缘层314可以分别为二氧化硅层，二者夹设在所述硅衬底311、所述娃中间层313和所述娃顶层315之间，从而形成多层SOI结构。
[0071]在本实施例中，所述第一阶梯型开口 320和所述第二阶梯型开口 330均为贯穿所述SOI基板310的多级阶梯型开口，即是二者均具有多级阶梯的内部轮廓。
[0072]具体地，所述第一阶梯型开口 320包括第一开口部321、第二开口部322和第三开口部323，其中所述第一开口部321贯穿所述硅顶层315，并与所述MEMS麦克风芯片30的背板连接盘31相对应，且其开口面积与所述背板连接盘31相同；所述第二开口部322贯穿所述硅衬底311，其通过所述第三开口部323与所述第一开口部321相连通，且其开口面积大于所述第一开口部321的开口面积。所述第三开口部323位于所述第一开口部321和所述第二开口部322之间，其贯穿所述第一中间绝缘层312、所述中间硅层313和所述第二中间绝缘层314，且其开口面积大于所述第一开口部321的开口面积但小于所述第二开口部322的开口面积，从而在所述第一阶梯型开口 320内部形成如图5所示的第一阶梯面325和第二阶梯面326。
[0073]相类似地，所述第二阶梯型开口 330包括第四开口部331、第五开口部332和第六开口部333，其中所述第四开口部331贯穿所述硅顶层315，并与所述MEMS麦克风芯片30的振膜连接盘32相对应，且其开口面积与所述振膜连接盘32相同；所述第五开口部332贯穿所述硅衬底311，其通过所述第六开口部333与所述第四开口部331相连通，且其开口面积大于所述第四开口部331的开口面积。所述第六开口部333位于所述第四开口部331和所述第五开口部332之间，其贯穿所述第一中间绝缘层312、所述中间硅层313和所述第二中间绝缘层314，且其开口面积大于所述第四开口部331的开口面积但小于所述第五开口部332的开口面积，从而在所述第二阶梯型开口 330内部形成如图5所示的第三阶梯面335和第四阶梯面336。
[0074]本实施例提供的光掩膜结构300通过采用具有多层SOI结构的SOI基板310并在其内部形成多级阶梯型开口，即所述第一阶梯型开口 320和所述第二阶梯型开口 330，分别用来制作所述MEMS麦克风芯片30的背板连接盘31和振膜连接