专利名称：提高膜层应力的方法以及高应力层的形成方法
技术领域：
本发明涉及一种应力层的形成方法，尤其涉及一种提高膜层应力的方 法以及高应力层的形成方法。
背景技术：
随着半导体工艺进入深亚微米时代，对于提升N型晶体管(NMOS)及P 型晶体管(PMOS)的元件驱动电流也日趋重视。特别是，对目前的65纳米(nm) 以下工艺而言，有效提升N型晶体管及P型晶体管的驱动电流，可大大地 改善元件延迟时间(time delay),以及提升元件运算速度。近年来，业界提出各种利用内应力(internal stress)来提升元件驱动电流 的方案，其中包括提高浅沟渠氧化物层(shallow trench isolation oxide， STI Oxide)、多晶硅顶盖氮化硅层(Poly-cap SiN)以及接触氮化硅终止层薄膜 (contact SiN Stop layer film)等膜层的应力(stress)。当上述各膜层的拉伸应力 (tensile stress)增加时，n沟道区的驱动电流会增加；当各膜层的压缩应力 (compressive stress)增力a时，p沟道区的驱动电流会增力口 。一般而言，现在业界所使用的薄膜沉积技术已无法满足目前集成电路 工艺的需求。举例来说，目前利用传统等离子体增强化学气相沉积(PECVD) 技术所形成的氮化硅层，其应力值仅能达到-0.06 GPa左右。业界提出在传 统PECVD技术中加入分子量较大的钝气(inert gas)，以使所沉积出的膜层可 提高应力值为-2.4 GPa左右，但是相对于65纳米工艺及以下的工艺所需求 的更高应力值而言，仍然是相当不足的。而且，在沉积工艺中，上述为增 加膜层应力值而加入的大分子量的气体，会因彼此气体原子间的相互碰撞， 以及与传统PECVD技术所使用的氮气载气的相互碰撞，而造成轰击 (bombard)能量的消耗，降低沉积效率。因此，如何发展能形成具有高应力的应力层的技术，已成为目前相关 业界相当重视的课题之一。发明内容有鉴于此，本发明的目的是提供一种提高膜层应力的方法，能够避免PECVD操作中的气体原子间的相互碰撞而影响沉积效率，且可提高膜层应 力。本发明的另一目的是提供一种高应力层的形成方法，能够形成高应力 层，以提高元件效能。本发明提出 一种提高膜层应力的方法，适用于在一等离子体增强化学 气相沉积搡作中形成一应力层。此方法为，在进行一等离子体增强化学气 相沉积工艺时，通入分子量小于氮气的一载气，且通入分子量大于等于氮 气的一辅助反应气体，以进行离子轰击。依照本发明的实施例所述的提高膜层应力的方法，上述的辅助反应气 体例如是氩气(Ar)、氮气(N》、氪气(Kr)或氙气(Xe)。依照本发明的实施例所述的提高膜层应力的方法，上述的载气例如是 氢气0 2)、氦气(He)、氖气(Ne)或其混合。依照本发明的实施例所述的提高膜层应力的方法，上述的高应力层例 如是一氮化硅层。依照本发明的实施例所述的提高膜层应力的方法，在进行等离子体增 强化学气相沉积工艺之前，可通入一前置气体。上述的前置气体例如是氮 气或氩气。本发明另提出一种高应力层的形成方法，此方法为在一等离子体增强 化学气相沉积机台的一反应室中置入一基板，且于反应室中加入一反应气 体。然后，在反应室中通入分子量大于等于氮气的一辅助反应气体。接着， 在反应室中导入分子量小于氮气的一载气，以于基板上形成高应力层。依照本发明的实施例所述的高应力层的形成方法，上述的辅助反应气 体例如是氳气、氮气、氪气或氙气。依照本发明的实施例所述的高应力层的形成方法，上述的载气例如是 氢气、氦气、氖气或其混合。依照本发明的实施例所述的高应力层的形成方法，上述的高应力层例 如是一氮化硅层，而所使用反应气体例如是硅曱烷与氨气。依照本发明的实施例所述的高应力层的形成方法，上述的在反应室中 加入反应气体之前，可通入一前置气体。上述的前置气体例如是氮气或本发明的方法是利用等离子体增强化学气相沉积机台来形成高应力 层，并加入分子量较大的辅助反应气体来帮助提高膜层的应力值。而且， 本发明的方法还包括利用通入分子量小于氮气的分子量的载气，来减少辅 助反应气体的气体原子间的相互碰撞，如此可降低轰击能量的消耗，提高 沉积效率，进而可更加提高所沉积出的应力层的应力值。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举 实施例，并配合附图，作详细说明如下。
图1为依照本发明一实施例所绘示的互补式金属氧化物半导体元件的剖面示意图；图2为元件的启动电流增益百分比对应力层的应力值的关系图。主要元件符号说明100:基底102、 104:有源区106:隔离结构108: P型金属氧化物半导体晶体管108a、 110a:栅介电层108b、 110b:栅极108c、 110c:源4及/漏4及区108d、 110d:间隙壁110: N型金属氧化物半导体晶体管112:氮化硅层200、 202、 204:曲线具体实施方式
在集成电路元件的制造过程中，藉由提高浅沟渠氧化物层(shallow trench isolation oxide ， STI Oxide)、多晶石圭顶盖氮化石圭层(Poly-cap SiN)以及 接触氮化硅终止层薄膜(contact SiN stop layer film)等膜层的应力(stress),可 有效提升元件的驱动电流。本发明的方法可提高膜层的应力值，以形成一高应力层，并藉此提升 元件效能。下述，将以形成具有高压缩应力的氮化硅层为例，来说明本发 明。一般而言，在开始进行等离子体增强化学气相沉积工艺之前，会在反 应室内通入一前置气体，以使反应室内的压力达到平衡。上述的前置气体 可例如是使用氮气(N2)。在一实施例中，还可使用氢气(H2)当作前置气体。接着，在反应室内的压力稳定之后，将一硅基底或已形成有多层材料层的一基材移入一等离子体增强化学气相沉积(PECVD)机台中，使温度升高 至介于300至60(TC之间，例如是400°C。并且设定高频电源功率 (high-frequency source power)介于50 W ~ 1,000 W之间，例如是75 W;设定 低频电源功率(low-frequency source power)介于50 W ~ 1,000 W之间，例如作为反应气体，其中SffiU的流量可以是介于30 sccm至1,000 sccm之间， 例如是60 sccm,而NH3的流量可以是介于30 sccm至1,000 sccm之间，例 如是150 sccm。然后，通入一辅助反应气体到PECVD机台的反应室中，辅助反应气体 的分子量大于等于氮气的分子量，其可以例如是氩气(Ar)、氮气(N2)、氪气 (Kr)或氙气(Xe)。在此实施例中是使用氩气，其流量可以是介于300 sccm至 5，000sccm之间，例如是3,000sccm。辅助反应气体的作用为增加薄膜沉积 时的离子轰击(ionbombard),其有助于沉积出更致密的膜层，以增加所沉积 出来的氮化硅层的应力值。在此时，还包括调整工艺参数，使PECVD机台 的反应室内达一稳定压力，其压力例如是介于100 mTorr至20 Torr之间。 另一方面，虽然辅助反应气体可帮助提高膜层的应力值，但辅助反应气体 本身的分子量较大，所以辅助反应气体的气体原子间的相互碰撞会影响整 个离子轰击的效率，而使薄膜的应力值无法更为提高。接着，于反应室中导入一载气(carrier gas)，载气的分子量小于氮气的 分子量。栽气可以例如是氢气、氦气(He)、氖气(Ne)或其混合气体。在此实 施例中是使用氢气当作载气，氢气的流量可以介于500 sccm至5,000 sccm 之间，例如是l，OOO sccm。通入栽气后，开始进行氮化硅层的沉积，则起始 所沉积的薄膜的含氮量会较大，最终沉积出来的薄膜会具有 一 高应力值， 其应力值会大于-3.0GPa,甚至可高达-3.5GPa。特别要说明的是，上述实施例中所使用的载气的分子量小于氮气的分 子量，利用通入分子量小的栽气可减少辅助反应气体的气体原子间的相互碰撞，因此可降低轰击(bombard)能量的消耗，提高沉积效率，如此可沉积 出高应力值的氮化硅层。接下来，列举实施例来说明利用本发明的方法所沉积出的高应力氮化 硅层的应用。请参照图1 ，其为依照本发明 一 实施例所绘示的互补式金属氧化物半导 体元件的剖面示意图。请参照图1，基底100具有有源区102、 104,且有源区102、 104之间 以隔离结构106区隔。隔离结构106例如是浅沟渠隔离结构或其他合适的 隔离结构。而且，在基底IOO的有源区102、 104分别形成有P型金属氧化 物半导体晶体管(PMOS)108与N型金属氧化物半导体晶体管(NMOS)llO。 其中，PMOS 108是由栅介电层108a、栅极108b、源极/漏极区108c与间隙 壁108d所构成，NMOS 110是由栅介电层110a、栅极110b、源极/漏极区 110c与间隙壁110d所构成。另外，于PMOS 108的栅极108b与源极/漏极 区108c上，以及NMOS110的栅极110b与源极/漏极区110c上还分别形成 有金属硅化物层(未绘示)，用以降低阻值。之后，于整个基底100上沉积一层以本发明的方法所形成的氮化硅层 112,其可当作是接触窗蚀刻终止层(contact etching stop layer, CESL)。此氮 化硅层112可具有高压缩应力，其应力值可大于-3.0 GPa,甚至可高达-3.5 GPa，因此可改善元件的驱动电流，提高元件的效能。当然，除了上述的应用外，本发明的方法所沉积的氮化硅层还可应用 在浅沟渠氧化物层(STI Oxide)、多晶硅顶盖氮化硅层(Poly-cap SiN)以及双接 触窗蚀刻终止层(Dual CESL)等方面，以增加元件的效能。以下，以图2iJt明应力层的应力值与元件效能的关系。请参照图2 ，其为元件的启动电流增益百分比(Ion gain %)对应力层的应 力值(GPa)的关系图。在图2中，曲线200、 202与204分别是表示以具有不 同应力值(-0.06 GPa、 -2.4 GPa、 -3.0 GPa)的氮化硅层来当作元件中的应力层， 对元件的效能的影响。上述，曲线200是代表以传统PECVD机台(以氮气 为载气)所沉积出的氮化硅层对元件效能的影响，曲线202是代表以传统 PECVD机台加入氩气(以氮气为载气)所沉积出的氮化硅层对元件效能的影响，曲线204是^表以传统PECVD才几台加入氩气(以氢气为载气)所沉积出 的氮化硅层对元件效能的影响。由图2可知，以传统PECVD机台加入氩气 (以氮气为载气)所沉积出的氮化硅层可使元件的启动电流增益百分比约为 42%左右，而本发明的方法可使元件的启动电流增益百分比提高至约为50%左右。综上所述，本发明的方法是利用等离子体增强化学气相沉积机台来形 成高应力层，并加入分子量较大的辅助反应气体来帮助提高膜层的应力值， 且通入分子量小于氮气的分子量的载气，以减少辅助反应气体的气体原子 间的相互碰撞，如此可降低轰击能量的消耗，提高沉积效率，进而可更加 提高所沉积出的应力层的应力值。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动 与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1. 一种提高膜层应力的方法，适用于在等离子体增强化学气相沉积操作中形成应力层，该方法包括在进行等离子体增强化学气相沉积工艺时，通入分子量小于氮气的载气，且通入分子量大于等于氮气的辅助反应气体，以进行离子轰击。
2. 如权利要求1所述的提高膜层应力的方法，其中该辅助反应气体包括 氩气、氮气、氪气或氛气。
3. 如权利要求1所述的提高膜层应力的方法，其中该载气包括氢气、氦 气、氖气或其混合。
4. 如权利要求1所述的提高膜层应力的方法，其中该应力层包括氮化硅层。
5. 如权利要求1所述的提高膜层应力的方法，其中在进行该等离子体增 强化学气相沉积工艺之前，可通入前置气体。
6. 如权利要求5所述的提高膜层应力的方法，其中该前置气体包括氮气 或氬气。
7. —种高应力层的形成方法，包括在等离子体增强化学气相沉积机台的反应室中置入基板，且于该反应室中加入反应气体；在该反应室中通入分子量大于等于氮气的辅助反应气体；以及 在该反应室中导入分子量小于氮气的载气，以于该基板上形成该高应力层。
8. 如权利要求7所述的高应力层的形成方法，其中该辅助反应气体包括 氩气、氮气、氪气或氙气。
9. 如权利要求7所述的高应力层的形成方法，其中该栽气包括氢气、氦 气、氖气或其混合。
10. 如权利要求7所述的高应力层的形成方法，其中该高应力层包括氮 化硅层。
11. 如权利要求IO所述的高应力层的形成方法，其中该反应气体包括硅 曱烷与氨气。
12. 如权利要求7所述的高应力层的形成方法，其中在该反应室中加入 该反应气体之前，可通入前置气体。
13. 如权利要求12所述的高应力层的形成方法，其中该前置气体包括氮 气或氩气。
全文摘要
一种高应力层的形成方法，此方法为在一等离子体增强化学气相沉积机台的一反应室中置入一基板，且于反应室中加入一反应气体。然后，在反应室中通入分子量大于等于氮气的一辅助反应气体。接着，在反应室中导入分子量小于氮气的一载气以提升膜沉积时的轰击效益。藉此，即可在基板上形成高应力层。
文档编号C23C16/513GK101220470SQ200710002178
公开日2008年7月16日 申请日期2007年1月12日 优先权日2007年1月12日
发明者蔡腾群, 陈能国, 黄建中 申请人:联华电子股份有限公司