专利名称：常温下构筑高密度均匀分布硅纳米点、纳米线的方法
技术领域：
本发明涉及一种构筑硅纳米点、纳米线的方法，尤其是一种常温下构筑高密度均匀分布硅纳米点、纳米线的方法，属于纳米电子和纳米光电子器件材料技术领域。
背景技术：
基于半导体量子结构的纳电子和光电子集成是21世纪新一代半导体器件的核心技术，也是现代信息技术的硬件基础。半导体硅(Si)是当前制备微电子器件最重要的材料，不仅是当前材料科学和微电子学领域中的重大研究课题，还是该学科的国际研究前沿，具有重要的基础和应用研究意义。
近十几年来，许多实验和理论研究工作表明，当Si材料的尺寸减小到几纳米时，呈现出明显的量子尺寸效应，特别是其光学特性显著改善、发光效率大大提高。已有报道利用纳米Si的量子尺寸效应制备出Si纳米晶体(或量子点)单电子晶体管、存储器[1]、纳米Si基发光器件[2]等，从而在世界范围内掀起了研究Si量子点(也称纳米硅nc-Si)的热潮。
检索发现，申请号为00117242.5的中国发明专利公开了一种纳米硅材料的制备方法，该方法以SiC粉末为原材料，预先抽真空，然后通入惰性气体作为保护气氛，最后加热至1600～2000℃并保温一段时间，制备得到具有纳米硅量子线的纳米材料，硅线垂直于SiC颗粒的表面生长，具有一定的有序性，有助于硅的光波导及相关硅光电器件的研究。此外，申请号为03115427.1的中国发明专利公开了一种注氧隔离技术制备全介质隔离的硅量子线的方法，该方法将SOI衬底材料的制备工艺与其后形成硅量子线的牺牲热氧化工艺结合在一起，包括三个步骤(a)确定量子线区域并在其四周光刻出沟槽；(b)离子注入；(c)高温退火。
这些方法无疑在纳米Si量子线材料制造方面取得了进展。但是纳米Si量子点材料要真正被工业界采用，必须满足(1)量子点尺寸可控，分布均匀、密度高；(2)量子点表面缺陷态被很好钝化；(3)与当前微电子工艺相兼容。
发明内容
本发明的要解决的技术问题是提出一种常温下构筑高密度均匀分布硅纳米点、纳米线的方法。该方法利用纳米晶体模版，既与当前微电子工艺相兼容，又能制备高密度、高均匀度分布的硅纳米点、纳米线薄膜，从而可以切实应用于未来的纳米电子学和光电子学器件。
为了解决以上技术问题，申请人在已建立的制备高密度纳米Si的研究基础上[3]，提出了常温下构筑高密度均匀分布硅纳米点、纳米线的方法，该方法包括以下步骤1)、氧化、刻蚀——在晶体硅表面干氧氧化，形成厚度为500-1000纳米的SiO2薄膜，接着在Si/SiO2衬底上进行光刻，露出需制备纳米硅的区域；2)、铺设模版——将Si/SiO2衬底放到PDDA溶液中充分浸泡，再用去离子水洗去表面的残余PDDA分子；之后把附着有一层PDDA分子的硅衬底浸泡到CdTe纳米晶体水溶液中，使正负离子静电相互作用，在硅衬底的表面吸附单层密堆排列的CdTe纳米晶体膜；3)、反应离子刻蚀——用附在Si/SiO2衬底上的单层CdTe纳米晶体膜作为掩模版，采用四氟化碳(CF4)气体对硅衬底进行反应离子刻蚀(RIE)，在需制备纳米硅的区域形成纳米点或纳米线阵列(较短的RIE时间形成纳米点，较长的RIE时间形成纳米线阵列)；4)、去除模版、漂洗——将反应离子刻蚀后的硅衬底放入盐酸中浸泡，去除Si和SiO2表面的CdTe纳米晶体，漂洗后得到图形化的硅纳米点或纳米线阵列；5)、退火、钝化——将去除模版后的硅衬底进行高温退火，使硅纳米点或纳米线阵列的外表面缺陷被SiO2钝化。
经过以上步骤，即可完成常温下高密度均匀分布硅纳米点、纳米线的构筑，其优点可以归纳如下1.硅纳米点薄膜可大面积批量生产；2.常温制备，工艺简单，与半导体的硅工艺相兼容；3.能够有效控制硅纳米点形成的尺寸与均匀度；4.可以实现高密度；5.纳米点或纳米线阵列的表面被SiO2钝化，得到有效的保护，界面态密度降低，非常适用于构筑纳米器件。
采用本发明的方法后，可以与当前微电子工艺技术相兼容，避免使用成本昂贵的超精细加工技术，在获得高密度、高均匀度硅纳米点、纳米线阵列的同时，可对纳米点、纳米线表面进行有效钝化，以降低缺陷态密度，因而能够显现出由于尺寸变化而引起的量子效应，达到调控低维有序体系结构和性能的目的，使纳米硅量子点走出实验室，切实实现产业化。
下面结合附图对本发明作进一步的说明。
图1是本发明实施例一的工艺流程图。其中1表示将纳米模版铺于硅片上；2表示用CF4反应离子刻蚀；3表示刻蚀后去除模版、形成硅纳米点或纳米阵列。
图2是用纳米模版制备的高密度均匀分布硅纳米点的扫描电子显微镜图片。
图3是用纳米模版制备的高密度均匀分布纳米硅量子线阵列原子力显微镜图片。
具体实施例方式
实施例一本实施例在常温下利用纳米晶体模版构筑高密度均匀分布硅纳米点、纳米线的方法具体步骤如下1、氧化、刻蚀，即晶态硅的氧化及刻蚀——以常规干氧氧化工艺，在晶体硅表面形成厚度为500-1000纳米的SiO2薄膜，接着以常规光刻工艺，在Si/SiO2衬底上刻蚀，露出需制备纳米硅的区域；2、铺设模版，即硅表面纳米晶体模版的铺设——将Si/SiO2衬底放到盛有0.5％PDDA(Poly(dimethylammonium chloride))(带有正电荷，浓度通常控制在0.2-0.8％范围较好)溶液的烧杯中浸泡，接着放到盛有去离子水的烧杯中洗去表面的残余PDDA分子；之后把附着有一层PDDA分子的硅衬底浸泡在CdTe纳米晶体(带有负电荷)水溶液中约25min(通常控制在20-30min即可)。由于正负离子的静电相互作用，在硅衬底的表面便吸附了一单层密堆排列的CdTe纳米晶体膜(晶粒尺寸约为1-5纳米，可调，标准偏差小于10％)；3、反应离子刻蚀，即用纳米晶体作为模版，反应离子刻蚀形成纳米点、纳米线——用附在Si/SiO2衬底上的单层CdTe纳米晶体作为掩模版，采用CF4气体对硅衬底进行反应离子刻蚀(RIE)，由于CF4对于Si的刻蚀速率远大于对于SiO2和CdTe的刻蚀速率，经RIE之后，在所需制备纳米硅的区域形成尺寸约为3-8纳米的纳米点(较短的RIE时间——30-60秒)或纳米线阵列(较长的RIE时间——60-300秒)，纳米线的长度可达20-100纳米，可调。
除上述RIE时间参数外，根据经验，其它RIE的控制参数以如下控制范围为佳射频功率控制在40W±5W，真空度控制在0.005±0.002Pa，CF4流量控制在40±5sccm。
4、去除模版，即去除表面的纳米晶体模版——将干法刻蚀后的硅衬底放入25％(通常控制在20-30％为宜)的盐酸中浸泡，去除Si和SiO2表面的CdTe纳米晶体，漂洗后得到图形化的硅纳米点或纳米线阵列。
5、退火、钝化，即高温退火，钝化表面缺陷态——将硅衬底放入高温退火炉中，通常温度控制在摄氏600度至700度，退火时间控制在25-35分钟(最好30分钟)，使硅纳米点或纳米线阵列的外表面缺陷被SiO2钝化。
实践证明，本实施例具有以下优点1.硅纳米点薄膜可大面积批量生产，并可根据器件要求改变开始光刻工艺的模版设计，在不同区域形成纳米点或纳米线阵列。
2.采用常温工艺，制备工艺简单，与半导体的硅工艺相兼容。
3.能够有效地控制硅纳米点形成的尺寸与均匀度1)横向尺寸控制硅纳米阵列的横向尺寸与RIE模版中所用的CdTe纳米晶体的大小有关。大小为1-5纳米的CdTe纳米晶体，制备出的纳米点或纳米线的横向尺寸大约为3-8纳米。
2)纵向尺寸控制通过控制RIE的刻蚀时间，也可以精确地控制纳米点或纳米线阵列的纵向深度，深度从5纳米至50纳米可调。较短的RIE时间——30-60秒形成纵向尺寸为5-10纳米的硅纳米点；较长的RIE时间——60-300秒，形成高度为10-50纳米的纳米线阵列。
3)均匀度控制均匀度与RIE模版中所用的CdTe纳米晶体的均匀度有关，当采用单分散、均匀的CdTe纳米晶体时，即可形成均匀的硅纳米点、纳米线阵列。
4.能够做到高密度。由于制备纳米点或纳米线阵列的模版是密堆排列的单层CdTe纳米晶体薄膜，纳米晶体之间由晶体外包裹的巯基将它们隔开，形成的纳米硅纳米阵列也是紧密排列的，制备的纳米点或纳米线阵列的最高密度可达10的11次方。
5.最后纳米点或纳米线阵列的表面被SiO2钝化。本实施例获得的纳米点或纳米线阵列的外表面被SiO2钝化，得到有效的保护，且界面态密度降低，使其非常适用于构筑未来的纳米器件。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。
D.C.Glattli，Nature，393516(1998)[2]L.Pavesi，et.al，Nature408，440(2000)[3]K.J.Chen，X.F.Huang et.al.Appl.Phys.Lett.612069(1992)
权利要求
1.一种常温下构筑高密度均匀分布硅纳米点、纳米线的方法，包括以下步骤1)、氧化、刻蚀——在晶体硅表面干氧氧化，形成厚度为500-1000纳米的SiO2薄膜，接着在Si/SiO2衬底上进行光刻，露出需制备纳米硅的区域；2)、铺设模版——将Si/SiO2衬底放到PDDA溶液中充分浸泡，再用去离子水洗去表面的残余PDDA分子；之后把附着有一层PDDA分子的硅衬底浸泡到CdTe纳米晶体水溶液中，使正负离子静电相互作用，在硅衬底的表面吸附单层密堆排列的CdTe纳米晶体膜；3)、反应离子刻蚀——用附在Si/SiO2衬底上的单层CdTe纳米晶体膜作为掩模版，采用四氟化碳气体对硅衬底进行反应离子刻蚀，在需制备纳米硅区域形成纳米点或纳米线阵列；4)、去除模版、漂洗——将反应离子刻蚀后的硅衬底放入盐酸中浸泡，去除Si和SiO2表面的CdTe纳米晶体，漂洗后得到图形化的硅纳米点或纳米线阵列；5)、退火、钝化——将去除模版后的硅衬底高温退火，使硅纳米点或纳米线阵列的外表面缺陷被SiO2钝化。
2.根据权利要求1所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤2)中PDDA的浓度控制在0.2-0.8％。
3.根据权利要求2所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤2)中附着有一层PDDA分子的硅衬底浸泡在CdTe纳米晶体水溶液的时间控制在20-30min。
4.根据权利要求3所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤3)中反应离子刻蚀时间控制在30-60秒，形成纳米点。
5.根据权利要求4所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤3)中反应离子刻蚀时间控制在60-300秒，形成纳米线阵列。
6.根据权利要求4或5所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤3)中反应离子刻蚀的射频功率控制在40±5W，真空度控制在0.005±0.002Pa，CF4流量控制在40±5sccm。
7.根据权利要求6所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤4)中，盐酸浓度控制在20-30％。
8.根据权利要求7所述常温下构筑高密度均匀分布硅纳米点、纳米线的方法，其特征在于所述步骤5)中的退火温度控制在摄氏600度至700度，时间控制在25-35分钟。
全文摘要
本发明涉及一种常温下用硅衬底上的单层CdTe纳米晶体作为掩模版，构筑高密度均匀分布硅纳米点、纳米线的方法，属于纳米电子和纳米光电子器件材料技术领域。该方法包括1)、氧化、刻蚀；2)、铺设单层CdTe纳米晶体模版；3)、反应离子刻蚀；4)、去除模版和漂洗；5)、退火、钝化各步骤，完成高密度均匀分布硅纳米点、纳米线的构筑。采用本发明的方法后，可以与当前微电子工艺技术相兼容，避免使用成本昂贵的超精细加工技术，在获得均匀分布的高密度纳米硅的同时，可对纳米晶粒表面进行有效钝化，以降低缺陷态密度，因而能够显现出由于尺寸变化而引起的量子效应，达到调控低维有序体系结构和性能的目的，使纳米硅量子点走出实验室，切实实现产业化。
文档编号C01B33/02GK1873923SQ200610085300
公开日2006年12月6日 申请日期2006年6月9日 优先权日2006年6月9日
发明者徐岭, 徐骏, 马忠元, 黄信凡, 陈坤基, 李伟, 李卫, 赵伟明, 孙萍 申请人:南京大学