专利名称：可调控的去除阻隔物的抛光浆料的制作方法
背景技术：
芯片制造工艺中引入新的低k和超低k介电质给化学机械平坦化(CMP)方法带来了新的挑战。由于低k和超低k材料的机械强度相对较低，CMP过程中施加的机械力可能会使低k膜破碎或从晶片基材上剥离。CMP正在朝采用较小的向下力也即等于小于3psi(20.7kPa)的力的设备发展。操作这种采用较小的向下力的抛光设备需要抛光浆料来产生较大的材料去除速率，以便获得可以接受的晶片产率。
浆料制造厂家面临的另一个挑战是，现有的低k/超低k材料的集成结构差异极大，而且该结构很大程度取决于用户具体目标。有些相对简单的集成电路使用常规的对介电质的选择性不高的CMP浆料。尽管这些浆料有良好的表面形貌修整能力，但是它们容易使介电质和金属的过度损失。除了这个问题以外，由于金属沟渠/通路结构的纵横比很高，在阻隔物CMP过程中，一些集成电路布图需要浆料的选择性更高以降低金属的损失。另外，集成电路布图可能包括不同膜的覆盖层，使情况更加复杂。
除了复杂集成电路布图带来的难题以外，大部分超低k材料是多孔物质，容易被浆料污染。将一种多孔覆盖层沉积在多孔介电质的表面，能防止浆料污染此低k膜。此外，现有的具有超低k物质的集成电路布图中可能包括多个覆盖层。例如，很多超低k集成电路布图具有两层覆盖层，顶层是牺牲层，下面一层是保护介电质的底层。对于这种有两层覆盖层的电路，低k阻隔物去除浆料必需能除去阻隔物质，根据前述步骤保持或修整表面形貌，除去表面的牺牲覆盖层，而维持底部覆盖层，同时不能“穿透”底下的超低k介电质。这需要选择性地在多个不同膜、阻隔层、一种或可能两种的覆盖材料、例如铜等互连金属和低k介电质膜之间进行控制。因此，需要一种能控制阻隔物、介电质、Cu膜、和覆盖层之间选择性的浆料。
发明内容
本发明提供一种用来对半导体基材进行化学机械平坦化的水性浆料，包括按重量百分数计，0.1-25的氧化剂、0.1-20的平均粒径小于200nm的二氧化硅颗粒、0.005-0.8的用于包覆二氧化硅颗粒的聚乙烯基吡咯烷酮(PVP)、0.01-10的降低至少一种有色金属去除速率的抑制剂、0.001-10的有色金属络合剂和余量的水以及随附杂质；所述水性浆料的pH至少为7。
半导体基材的抛光方法，包括如下步骤a)在所述半导体基材上施加如权利要求1所述的浆料；b)向抛光垫施加21kPa或更小的相对于所述半导体基材向下的力；c)用所述抛光垫对所述半导体基材进行平坦化以去除所述半导体基材上的阻隔物。
图1是TEOS和CDO(低k)的去除速率相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
图2是TEOS和碳化硅的去除速率相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
图3是TEOS和碳化硅和CDO(低k)的去除速率相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
图4是CDO(低k)的粗糙度相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
图5是TEOS的粗糙度相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
图6是三种不同浆料的zeta电位相对于聚乙烯基吡咯烷酮(PVP)含量的关系图。
具体实施例方式
已经发现，向含有二氧化硅的浆料添加控制量的聚乙烯基吡咯烷酮(或称为PVP)，可以很好地控制低k介电质膜的去除速率选择性。具体而言，向二氧化硅CMP浆料加入PVP可以抛光低k介电质膜(通常是憎水性的)，还可以抛光具有硬膜覆盖层的膜。
抛光浆料包括0.1-25重量百分数的氧化剂。该氧化剂是用来氧化晶片的金属组分，例如铜。此说明书描述所有以重量百分数计算的浓度。浆料宜包括0.1-10重量百分数的氧化剂。更好地，浆料包括0.5-7.5重量百分数的氧化剂。氧化剂可以是多种氧化物的至少一种，例如过氧化氢(H2O2)、单过硫酸盐、碘酸盐、过邻苯二甲酸镁、过乙酸和其他过酸、过硫酸盐、溴酸盐、过碘酸盐、硝酸盐、铁盐、铈盐、Mn(III)、Mn(IV)和Mn(VI)盐、银盐、铜盐、铬盐、钴盐、卤素和次氯酸盐。另外，氧化物的混合物通常也是适宜的。优选的阻隔金属抛光浆料包括过氧化氢氧化剂。当抛光浆料包含不稳定的氧化剂例如过氧化氢时，通常最合适的做法是在使用的时候将氧化剂混入浆料。
浆料包括0.1-20重量百分数的二氧化硅胶体磨料用以去除阻隔材料。浆料宜包括0.1-15重量百分数的二氧化硅胶体磨料。二氧化硅胶体磨料的平均粒径小于200nm。水性浆料中宜包含平均粒径5-150nm的二氧化硅胶体。最好的是，二氧化硅胶体的平均粒径在6-120nm之间。通常，粒径加大会导致阻隔物去除速率提高。但是加大二氧化硅胶体的粒径还容易加大浆料对半导体晶片的刮擦。除了二氧化硅颗粒的粒径外，颗粒的形状和形貌也对刮擦有所影响。
浆料还包括0.005-0.8的聚乙烯基吡咯烷酮(PVP)用来包覆二氧化硅颗粒。本说明书中，包覆二氧化硅颗粒定义为PVP对浆料zeta电位有可测量的影响。例如，浆料含有或不含PVP时zeta电位可探测到差异，即产生zeta电位的可测量的影响。适于测定zeta电位的仪器具体有Dispersion Technology生产的DT-1200。浆料宜含有0.05-0.8重量百分数的PVP。应用中，如果要求以适中速率去除低k物质来去除阻隔物时，浆料宜含有0.05-0.4重量百分数的PVP。应用中，如果要求以低速率去除低k物质来去除阻隔物时，浆料宜包含0.4-0.8重量百分数的PVP。
PVP对浆料zeta电位宜提高至少2毫伏。尽管提高zeta电位会降低浆料的稳定性，它同时也降低低k物质的去除速率。更好地，浆料的PVP提高至少5毫伏的zeta电位。然而过多的PVP将导致二氧化硅胶体不可逆的沉淀。本说明书中，不可逆的沉淀是指水性溶液中的二氧化硅经过2分钟振荡后保持沉淀状态。PVP较好使浆料经过室温的储存至少30天后产生的不可逆沉淀二氧化硅颗粒少于10，最好的是，少于2％。通常，减少不可逆二氧化硅沉淀将降低浆料的刮擦趋势。
加入0.01-10总重量百分数的抑制剂会降低有色金属，例如铜、银、铜合金和银合金的去除速率。最好的是，半导体晶片包括铜。抑制剂宜包括唑类化合物。唑类抑制剂包括苯并三唑(BTA)、甲基苯并三唑、咪唑和其他唑类化合物。最好的是，浆料包含0.01-5总重量百分数的唑类抑制剂。
用于去除阻隔金属的水性浆料的pH至少为7。该浆料对去除钽、氮化钽、钛、氮化钛和其他阻隔金属特别有效。最好的是，浆料的pH在7.5-12之间。提供氢氧根的化合物，例如氨、氢氧化钠或氢氧化钾则用来调节在碱性范围的pH。最好的是，提供氢氧根的化合物是氢氧化钾。
除了抑制剂外，0.001-10重量百分数的络合剂也能防止有色金属沉淀。最好的是，浆料包含0.001-5的重量百分数的络合剂。络合剂的例子包括乙酸、柠檬酸、乙基乙酰乙酸、乙醇酸、乳酸、马来酸、草酸、水杨酸、二乙基二硫代氨基甲酸钠、琥珀酸、酒石酸、硫代乙醇酸、甘氨酸、丙氨酸、天冬氨酸、1，2-乙二胺、三甲基二胺、丙二酸、戊二酸、3-羟基丁酸、丙酸、邻苯二甲酸、间苯二甲酸、3-羟基水杨酸、3，5-二羟基水杨酸、五倍子酸、葡糖酸、邻苯二酚、连苯三酚、单宁酸及其盐。络合剂宜选自乙酸、柠檬酸、乙基乙酰乙酸、乙醇酸、乳酸、马来酸、草酸。络合剂最好为柠檬酸。
或者，浆料可以包括例如氯化物的平化剂，具体来说有，氯化铵、缓冲剂、分散剂和表面活性剂。氯化铵可以改进表面外观。
浆料抛光半导体基材的时候，在抛光垫上施加21kPa或更小向下的力将浆料施加到半导体基材上是适宜的。向下的力表示抛光垫作用于半导体基材的力。抛光垫可以是圆形、带状结构。向下力较小特别适用于对半导体基材平坦化将阻隔物质从基材上去除。最好的是，抛光时向下力小于15kPa。
平坦化过程中将TEOS从半导体基材上去除的速率可以是介电质材料从半导体基材上去除的速率至少五倍。某些配方的浆料，平坦化过程中将TEOS从半导体基材上去除的速率可以是k介电质材料从半导体基材上的去除速率至少十倍。此外，平坦化过程中将SiC阻隔物从半导体基材上去除的速率可以大于低k介电质材料从半导体基材上的去除速率。
实施例所有试验采用200mm的晶片。这些晶片包括TEOS二氧化硅、氮化硅、碳化硅、掺杂碳的氧化物(CDO)、氮化钽、钽和铜电镀层晶片来测定晶片层的去除速率。低k介电质是Novellus供应的CORAL CDO。此外，表面形貌的数据由测定International Sematech，MIT 854-AZ有图案的晶片，采用Rodel标准IC1010TM包括微孔结构的聚氨酯抛光垫，或PolitexHi Embossed垫得到。Applied Materials公司的MIRRACMP设备提供抛光台。
对所有有图案的晶片，第一步抛光使用Eternal的EPL2360抛光浆料与平台1上的IC1010垫和Rodel的RLS3126反应液(不含酸性磨料的溶液)与平台2上的IC1010垫。第二步阻隔层抛光是在平台3上使用Rodel Politex HiEmbossed或IC1010抛光垫。过程中向下的力为2psi(13.8kPa)或3psi(20.7kPa)，平台和支架的速度分别同时调节到120和114rpm，浆料流量设定为180ml/min。
测定抛光前后的厚度可以计算材料去除速率。KLA-Tencor SM300或Therma Wave Optiprobe 2600在可见的电磁波范围能测定光学上透明的介电质膜的厚度，例如，PECVD TEOS SiO2、碳化硅和氮化硅。四点探针式CDE ResmapThikness仪测定例如氮化钽、钽、和铜等的导电膜的厚度。最后，Dektak VeecoV200SL测定有图案的晶片的表面形貌数据。zeta电位的测量采用DispersionTechnology生产的DT-1200装置。本说明书中，所有材料去除速率的单位为/min。
以下的表提供了所测定的抛光浆料的重量百分数化学组成。以字母表示的浆料是对比浆料，以数字表示的浆料是本发明的浆料。
表1
实施例1下表示出以3psi(20.7kPa)的向下力对多种半导体组分去除速率的影响。
表2
RR＝去除速率如图1所示，不含PVP的浆料的CMP抛光过程能同时去除TEOS(覆盖层材料)和低K材料(CDO)。但是加入PVP到浆料中，使浆料相对于低k膜选择性地去除TEOS膜。因此，这个配方使芯片制造厂家进行化学机械平坦化并停止在低k膜上。例如，一些双重硬掩膜/覆盖层集成电路需要去除TEOS覆盖膜，而在SiC或CDO层停止。对于这些集成电路，具有高TEOS去除速率并停止在SiC上的浆料4提供了很好的解决方案。
实施例2下表证实了PVP对SiC晶片的效果，显示向下力减小到2psi(13.8kPa)时的影响。
表3
RR＝去除速率从实施例1可以观察到，CDO去除速率随着PVP在浆料中的增加而减少。除此以外，如图2所示，加入PVP还降低了SiC的去除速率。由于SiC相对于CDO较硬，SiC的去除速率在大部分浆料中通常比CDO的去除速率要小很多。但是含有PVP的溶液显示出SiC的去除速率要大于CDO的去除速率。
实施例3以下系列数据测定了固体浓度对含有8.5wt.％的二氧化硅的浆料在SiC和CDO晶片上的影响，此时向下力为2psi(13.8kPa)。
表4
RR＝去除速率观察前面的一些实施例可知，PVP降低了CDO和SiC的去除速率。图3示出表4的浆料对低k物质的去除速率有极大的影响。
实施例4另外一个影响低k膜抛光的重要参数是表面性质。具体而言，形成憎水表面的低k介电质难以清除。但是浆料中的PVP还表现出能够将憎水的低k表面从憎水改变为亲水从而容易清除的特性。这一点提供了该浆料性能方面的另一个显著优点，即不需要表面活性剂对表面进行改性。加入PVP后，表现出能够减少或消除加入表面活性物质的需要，并且减少浆料对表面活性剂的需要增加了浆料稳定性。表5提供含PVP和不含PVP的浸水试验结果。
表5
图4显示，没有PVP时，CDO晶片的表面不如含PVP浆料得到的表面平滑。图5显示，加入PVP还改善了TEOS晶片的表面质量。除此以外，增加了0.1重量百分数的上述TEOS，还能够额外的改进TEOS晶片表面的光洁度。然而，含PVP的浆料对于铜晶片的表面质量的影响不稳定，没有什么好处。
实施例5本实验比较了不同浆料中PVP对zeta电位的影响，该浆料包括含8.5wt.％的二氧化硅(B，D和8-12)，含12wt.％的二氧化硅(A，C和1-7)和含30wt.％二氧化硅的纯二氧化硅浆料。图6示出了很小浓度的PVP引起zeta电位的急剧上升。另外，该图示出了zeta电位根据浆料组成而改变。
可调控阻隔物去除速率的浆料有利于调节铜、覆盖层和介电质膜的相对去除速率，从而优化最终晶片的表面形貌。这对控制选择性去除包括阻隔物、铜、低k和硬质掩模/覆盖介电质膜在内的各种不同膜是有功效的。因此，在这些膜间进行选择性控制可以制备不同的集成电路、满足不同的需求。例如，数据显示，去除阻隔物的浆料对TEOS∶CDO的选择性可以达到10∶1或更高。
含有PVP的浆料对低k晶片是有效的，特别是对那些需要去除覆盖膜(TEOS)但是在SiC或CDO膜停止的集成电路是有效的。例如，这种浆料可以提供一种高选择性的浆料，以便清除阻隔物后保持晶片的表面形貌，而且长时间的过度抛光下ILD损失很小。采用聚合物抛光垫，具体来说是微孔聚氨酯垫，能使浆料去除的低k物质或覆盖物质的量最小。对双面硬掩膜集成电路，适宜使用具有中等选择性的浆料。这些集成电路需要将表面硬掩膜彻底去除，而底部硬掩膜的去除量要尽可能少。低选择性的浆料在那些用Politex或IC1010抛光垫修整表面形貌，并对低k物质平坦化的结构中使用。不足之处在于采用这种低选择性的浆料将使ILD损失较多。
总之，可调控阻隔物去除速率的浆料可以调节铜或银、介电质和覆盖层的相对去除速率，从而可以优化特定集成电路中晶片的最后表面形貌、降低介电质/金属损失。此外，阻隔物去除速率高，晶片的产率也高。另外，在阻隔物去除步骤中晶片可以非常显著地减少表面形貌变化而不影响介电质损失；而且该组合物可以提供低缺陷率以及良好的表面质量。最后，该可调控阻隔物去除浆料便于预先调配成最适合某种集成电路并且具有对TEOS/SiC和TEOS/CD0高选择性的浆料，以便对有覆盖层的或没有覆盖层的低k有图案的晶片进行平坦化。
权利要求
1.一种用来对半导体基材进行化学机械平坦化的水性浆料，包括，按重量百分数计，0.1-25的氧化剂、0.1-20的平均粒径小于200nm的二氧化硅颗粒、0.005-0.8的用于包覆二氧化硅颗粒的聚乙烯基吡咯烷酮(PVP)、0.01-10的用于降低至少一种有色金属去除率的抑制剂、0.001-10的有色金属络合剂和余量的水以及附带的杂质；所述水性浆料的pH至少为7。
2.如权利要求1所述的水性浆料，其特征在于，所述PVP使ζ电位至少升高2毫伏。
3.如权利要求1所述的水性浆料，其特征在于，所述浆料在室温储存至少30天产生的不可逆沉淀的二氧化硅颗粒少于10％。
4.一种用来对半导体基材进行化学机械平坦化的水性浆料，包括，按重量百分数计，0.1-10的氧化剂、0.1-15的平均粒径5-150nm的二氧化硅颗粒、0.05-0.8的用于包覆二氧化硅颗粒的聚乙烯基吡咯烷酮(PVP)、总量为0.01-5的用于降低至少一种有色金属去除率的唑类抑制剂、0.001-5的有色金属络合剂和余量的水以及附带的杂质；所述水性浆料的pH为7.5-12。
5.如权利要求4所述的水性浆料，其特征在于，所述PVP使ζ电位至少增大2毫伏，所述浆料在室温储存至少30天产生的不可逆沉淀的二氧化硅颗粒少于10％。
6.如权利要求水4所述的水性浆料，其特征在于，所述PVP浓度为0.05-0.4重量％。
7.如权利要求4所述的水性浆料，其特征在于，所述PVP浓度为0.4-0.8重量％。
8.一种半导体基材的抛光方法，包括如下步骤a)在所述半导体基材上施加如权利要求1所述的浆料；b)向抛光垫施加21kPa或更小的向下力，所述向下力顶住所述半导体基材；c)用所述抛光垫对所述半导体基材进行平坦化以去除所述半导体基材上的阻隔物。
9.如权利要求8所述的方法，其特征在于，所述平坦化步骤在所述半导体基材上的TEOS去除率是在所述半导体基材上的低k电介质材料去除率的至少5倍。
10.如权利要求8所述的方法，其特征在于，所述平坦化步骤在所述半导体基材上的SiC阻隔物的去除率大于在所述半导体基材上低k电介质材料的去除率。
全文摘要
一种用来对半导体基材进行化学机械平坦化的水性浆料。所述浆液包括按重量百分数计0.1－25的氧化剂、0.1－20的平均粒径小于200nm的二氧化硅颗粒、0.005－0.8的用于包覆二氧化硅颗粒的聚乙烯基吡咯烷酮、0.01－10的抑制剂、0.001－10的络合剂和余量的水以及随附杂质，所述水性浆料的pH至少为7。
文档编号C09K3/14GK1753962SQ200480005290
公开日2006年3月29日 申请日期2004年2月23日 优先权日2003年2月27日
发明者葉倩萩, M·R·范哈内亨, J·匡茨 申请人:罗门哈斯电子材料Cmp控股股份有限公司