用于在衬底中制造电覆镀通孔的方法以及具有电覆镀通孔的衬底的制作方法
【专利摘要】本发明提供一种用于在衬底中制造电覆镀通孔的方法以及具有电覆镀通孔的衬底。所述方法具有以下步骤：在衬底的前侧上形成蚀刻停止层；在衬底的背侧上形成掩膜；在衬底中形成环形沟槽，环形沟槽在使用掩膜的情况下通过蚀刻工艺从背侧延伸直至前侧，所述蚀刻工艺在蚀刻停止层处停止，其中沟槽包围衬底凸柱；在使用掩膜的情况下，在衬底的背侧上沉积金属层，其中金属层侵入环形沟槽中并且沉淀在衬底凸柱上；通过至少部分地将金属层转变到衬底凸柱上的金属硅化物层，在衬底凸柱上形成金属硅化物层；选择性地移除金属层的剩余部分；以及在衬底的背侧上封闭环形沟槽。
【专利说明】用于在衬底中制造电覆镀通孔的方法以及具有电覆镀通孔的衬底
【技术领域】
[0001]本发明涉及一种用于在衬底中制造电覆镀通孔(Durchkontaktierung)的方法以及具有电覆镀通孔的衬底。
【背景技术】
[0002]在最不同的实施方式中有在衬底中或在衬底的部分区域——例如晶片中的电覆镀通孔。在此，目的总是，在小的体电阻的情况下实现尽可能小的覆镀通孔。为了实现这点，经常在相关的衬底中产生具有几乎垂直的壁的窄通孔，使该壁电绝缘，并且随后完全或者部分地以金属或金属合金填充通孔，以便实现期望的小的体电阻。
[0003]根据应用，该已知的方法受到限制。一方面有以下应用:其中金属的存在是干扰性的。在此列举微机械压力传感器，作为多个MEMS (微机电系统)应用的例。
[0004]图3示出用于根据具有电覆镀通孔和压力传感器的示例性的衬底解释本发明所基于的问题的示意性的剖面图。
[0005]在图3中，参考标记2表示硅半导体衬底。在硅半导体衬底2中设置具有电覆镀通孔6a的第一区域I和具有以压力传感器形式的微机械构件的第二区域11。覆镀通孔6a通过在衬底2的前侧V上的印制导线15a与压力传感器Ila的第一电接触连接端DKl连接。压力传感器11具有膜片3，该膜片设置在空穴3a上。压阻式电阻4以及位于其下面的绝缘槽4a扩散到膜片3中。第一电接触连接端DKl以及第二电接触连接端DK2如此接触压阻式电阻4，使得在它们之间可检测压电电阻。
[0006]在电金属印制导线15a与衬底2的前侧V之间设置第一绝缘层II。在背侧的电金属印制导线15b与衬底2的背侧R之间设置第二绝缘层12。绝缘层Il或12可以是例如氧化物层。覆镀通孔6a连接前侧的印制导线15a与背侧的印制导线15b。壁绝缘层7a——其例如同样由氧化物制造——将覆镀通孔6a与包围的衬底2绝缘。最后，参考标记9表示用于施加覆镀通孔6a的金属的所谓的籽晶层(Keimschicht)，籽晶层同时可以用作扩散势垒。
[0007]在这样的典型的微机械压力传感器11中，布置在硅衬底2上的硅膜片3的弯曲通过压阻式电阻测量。在压力变化时膜片3的弯曲变化并且因此压阻式电阻4的电阻信号变化。窄的金属印制导线15a——其位于表面处和膜片3的附近——基于硅和金属的不同的材料参数已经引起电压，电压通过衬底2传输到膜片3上。电压的与温度有关的部分可以借助耗费补偿。但是，多种金属的非弹性特性也引起压力传感器的特征曲线的滞后。该效果不能够被补偿。如果不仅在衬底2的表面处而且在衬底2的深度中也设置金属区域，则还预期具有电压敏感的构件一例如这样的压力传感器的显著更大的负面影响。
[0008]另一方面具有一系列的应用，其中首先高电压或者仅仅高电压峰值(例如ESD)应经由电覆镀通孔被引导通过衬底或衬底的部分区域。这借助上述的方法设计是困难的。经蚀刻的通孔的绝缘通常通过氧化物沉积来实现。可实现的氧化物厚度受工艺控制和特殊的几何结构大大限制。由此最大的耐压强度也大大受限制。附加地，通孔的通过开槽蚀刻工艺或激光工艺构造的表面相当粗糙。粗糙引起电场峰值，电场峰值同样降低了耐压强度。
[0009]替代的方法——其没有金属就足够了——在多种应用中是不可用的，因为仅仅借助金属可以实现经常必需的格外小的体电阻。
[0010]图4示出用于根据如由文献DE102010039330A1已知的那样的具有电覆镀通孔和压力传感器的衬底解释本发明所基于的问题的示意性的剖面图。
[0011]根据图4的衬底2具有电覆镀通孔6，该电覆镀通孔从衬底2的前侧V至其背侧R地穿越衬底2。衬底2中的环形绝缘沟槽IG包围电覆镀通孔6,该环形绝缘沟槽由在前侧(V)上的第一绝缘层Il和由在衬底2的背侧R上的第二绝缘层12以及封闭层18封闭。在环形绝缘沟槽IG的壁上形成薄的线形的绝缘层18’。环形绝缘沟槽IG可以是填充的或未填充的(如所示的那样)。环形的衬底区域2a包围电覆镀通孔6。在衬底2的背侧R上形成至电覆镀通孔6的电接触连接端DK3。在衬底2的前侧V上形成在位于电覆镀通孔6上的接触环5a与压力传感器Ila之间的电印制导线5。在该电印制导线上形成例如由氮化物制成的介电保护层16。
[0012]DE102010039330A1的主题允许制造通过衬底的金属覆镀通孔，其中能够实现金属区域和衬底之间的高耐压强度和电压退耦。
[0013]然而，由DE102010039330A1已知的方法相对较耗费和昂贵。附加地，在那公开的金属凸柱(Stempel)和分离的绝缘环的组合仅仅允许制造相对较大的覆镀通孔。
【发明内容】
[0014]本发明提供一种具有权利要求1的特征的用于在衬底中制造电覆镀通孔的方法以及一种具有权利要求11的特征的具有电覆镀通孔的衬底。
[0015]通过本发明，提供一种覆镀通孔或相应的制造方法，其允许:代替金属覆镀通孔，形成使用低欧姆的金属硅化物层的覆镀通孔，在开槽的衬底凸柱上可简单地制造所述金属硅化物层。根据本发明的覆镀通孔节省空间并且同时具有小的电阻、高的耐压强度和小的寄生电容。
[0016]本发明所基于的思想在于，在衬底中形成通过环形沟槽绝缘的衬底凸柱，在衬底凸柱上贴合地沉积金属层。在硅半导体衬底的金属层与硅之间的界面处通过温度步骤或其他类型的活化形成金属硅化物层。过量的金属随后选择性地相对于硅化物层被移除。具有表面的金属硅化物层的这样形成的硅凸柱用作低欧姆的覆镀通孔。为了形成凸柱而开槽的环形区域用作绝缘，因为在环形底部处和在环形上侧处可以相对于硅化物层移除硅化物层的初级产品(金属层)并且在该区域中也可以不形成硅化物。
[0017]可以将如此形成的以金属硅化物层涂覆的衬底凸柱在前侧和在背侧简单地通过电印制导线连接到一个或多个构件上。
[0018]这种类型的覆镀通孔的重要优点在于高的耐压强度、小的漏电流、小的寄生电容、小的电阻、覆镀通孔的电阻与衬底掺杂的独立性。尤其是可以实现具有高纵横比的很小的覆镀通孔，其中也可以在很厚的衬底中实现覆镀通孔并且尤其是可以形成具有平面表面的覆镀通孔。
[0019]优选的扩展方案是相应的从属权利要求的主题。【专利附图】
【附图说明】
[0020]以下根据实施例参考附图解释本发明的其他的特征和优点。
[0021]附图示出:
[0022]图1a-1示出用于解释根据本发明的第一实施方式的用于在衬底中制造电覆镀通孔的方法的不同工艺阶段的示意性的剖面图；
[0023]图2示出根据本发明的第二实施方式的用于封装MEMS晶片的具有电覆镀通孔的衬底的示意性的剖面图；
[0024]图3示出用于根据具有电覆镀通孔和压力传感器的示例性的衬底解释本发明所基于的问题的示意性的剖面图；
[0025]图4示出用于根据如由文献DE102010039330A1已知的那样的具有电覆镀通孔和压力传感器的衬底解释本发明所基于的问题的示意性的剖面图。
【具体实施方式】
[0026]在附图中，相同的参考标记表示相同或功能相同的组成部分。
[0027]图1a-1示出用于解释根据本发明的第一实施方式的用于在衬底中制造电覆镀通孔的方法的不同工艺阶段的示意性的剖面图。
[0028]根据图la，在硅半导体衬底2中在第二区域11中构造以压力传感器形式的微机械构件11a，先前已经参考图3详细地解释所述压力传感器。
[0029]参考标记IU表示在硅半导体衬底2的前侧V上的例如由氧化物或氮化物制成的下绝缘层，在所述硅半导体衬底的前侧上形成印制导线15’，其在接触区域KB中阶梯形地电接触硅半导体衬底2。此外，电印制导线15’与压力传感器Ila的电接触连接端DKl连接。
[0030]例如同样由氧化物或氮化物制成的上绝缘层IO位于下绝缘层IU和电印制导线15’上,所述上绝缘层是前侧的钝化。
[0031]为了形成电印制导线15’，可以在具有或没有扩散势垒或粘合层的情况下沉积一个或多个金属层。优选使用具有钛/氮化钛势垒或氮化钽/钽势垒的钨金属层或铜金属层或铝金属层。在沉积之后，以光刻工艺实现相应的结构化。
[0032]此外参考图lb，可以在背侧R处磨削硅半导体衬底2，以便将硅半导体衬底2的厚度减少一差分的厚度d，所述差分的厚度例如基于待形成的覆镀通孔的高度。在此可以通过等离子工艺中或在流体的蚀刻介质中或在CMP (化学机械研磨)工艺中的回蚀工艺修整背侧R。
[0033]如在图1c中所示出的那样，随后将背侧的绝缘层IR——例如氧化物层施加在背侧R上。
[0034]在紧接着的在图1d中示出的工艺步骤中，随后在背侧的绝缘层IR中在网格区域GB中结构化细网格G，其中网格区域GB与在前侧V上的接触区域KB相对置。网格区域GB因此位于以下区域中:在所述区域中随后应产生用于覆镀通孔的沟槽。在网格区域GB中暴露娃半导体衬底2的背侧R。
[0035]在与接触区域KB相对置的网格G的中央，随后封闭在封闭区域VB中的网格G，其中环形打开的区域OB包围封闭区域VB。封闭层VS的相应的柱塞(Pfropfen)例如可以由感光漆形成，其随后可以选择性地被移除。这在图1e中示出。
[0036]此外参考图1f，将硅半导体衬底2从背侧R上开槽得更高，以便在硅半导体衬底2中形成环形沟槽20，所述环形沟槽从背侧R到达直至前侧V。在此如此选择工艺参数，使得硅半导体衬底2的在网格区域GB的打开的区域OB下面的硅完全被移除，必要时借助附加的横向下蚀刻。蚀刻工艺在衬底的前侧V上的下绝缘层IU上停止，并且在一个优选的变型中，如所示出的那样，也部分地在电印制导线15’上停止。由此可以在进一步的工艺过程中实现覆镀通孔的小的电阻，因为电印制导线15’可以直接连接到待在随后的工艺过程中形成的金属娃化物层上。
[0037]如在图1g中所示的那样，由封闭层VS的漆制成的柱塞——其形成封闭区域VB—随后选择性地相对于在硅衬底凸柱2a上的背侧的绝缘层IR被移除，所述硅衬底凸柱位于环形沟槽20的中央。
[0038]现在，如在图1h中所示的那样，在贴合的沉积工艺中在背侧R上沉积金属层40，其中金属层40也沉积在硅半导体衬底2的表面上的环形沟槽20中以及在前侧V上的下绝缘层IU上和印制导线15’上。在此，网格区域GB也可以又被封闭。同样能够实现进一步打开的网格区域GB。
[0039]适合的金属是例如钛、镍、钴、钼或钨，它们可以借助低活化能与硅一起形成低欧姆的硅化物阶段。可以在简单的溅射工艺中实现沉积。在高纵横比时优选使用贴合的沉积，例如MOCVD沉积(金属有机化学真空沉积)或ALD沉积(原子层沉积)。
[0040]根据图li，在金属层40的沉积工艺中或随后通过单独的工艺步骤(例如烤炉、RTP、激光退火)活化在金属层40与在硅半导体衬底2的环形沟槽20中的由金属层40覆盖的区域之间的热硅化物反应，这导致在环形沟槽20的壁上以及在衬底凸柱2a的下侧上形成金属硅化物层41。尤其是金属硅化物层41也与前侧的印制导线15’电接触。
[0041]随后，如在图1j中所示的那样，选择性地相对于金属硅化物层41移除金属层40的过量的金属和金属层40的未沉积在硅半导体衬底2的背侧绝缘层IR上的金属。
[0042]优选地，为此可以在使用硫酸的情况下使用湿化学工艺。尤其是在下绝缘层IU上和在前侧的电印制导线15’上在此又完全移除金属层40的过量金属，从而确保了相对于包围的衬底2的绝缘。
[0043]硅半导体衬底2的以金属硅化物层41涂覆的衬底凸柱2a因此在硅半导体衬底2的前侧V上经由电印制导线15’连接到以压力传感器形式的微机械构件Ila上。显然也可以通过提供其他(未所示的)电印制导线实现到其他构件的连接。因此实现了电覆镀通孔WDK。
[0044]如在图1k中所示的那样，网格G随后通过背侧的封闭层VR——例如氧化物层或氮化物层封闭。
[0045]在一个(未所示的)工艺步骤中，可以事先完全或部分地以其他绝缘层填充环形区域20，以便提供更好的绝缘。
[0046]最后参考图11，形成与前侧的接触区域KB相对置的背侧的接触区域KB’并且通过背侧的电印制导线15’’实现以金属硅化物层41涂覆的凸柱2a的背侧的接触。借助这种布置有利的是，通过金属硅化物层41的下区域可以实现与金属硅化物层41的包围衬底凸柱2a的区域的直接电接触。
[0047]在封闭层VR上可以通过相应的金属沉积和结构化形成例如借助到其他的背侧的构件的连接端的任意的再布线，其中在图11中出于简化原因仅仅示出背侧的电印制导线15”。
[0048]此外，随后可以例如通过在背侧的印制导线15’，施加焊球来将具有覆镀通孔WDK的硅半导体衬底2以倒装芯片法安装到印刷电路板或其他壳体上。
[0049]可选地，其他构件或其他结构也可以事先在硅半导体衬底2的背侧R上形成并且与覆镀通孔WDK连接。
[0050]图2示出根据本发明的第二实施方式的用于封装MEMS晶片的具有电覆镀通孔的衬底的示意性剖面图。
[0051]在根据图2的实施方式中，代替单个硅半导体衬底2，设置衬底堆叠，其中参考标记Wl表示具有基本晶片SI和位于所述基本晶片上的微机械功能层MF的第一衬底，在所述第一衬底上布置具有符合实施的覆镀通孔WDK的第二衬底WK，其中在具有覆镀通孔WDK的第二衬底WK的上侧上的印制导线15’’上安装有用于倒桩芯片键合的焊球LK。第二衬底WK在此作为封装键合到第一衬底Wl上。
[0052]尽管已根据多个实施例描述本发明，所述多个实施例可以任意相互组合，但是本发明并不限于此，而是可以多样化地进一步修改。
[0053]上述材料尤其应理解为仅仅是示例性的，而非限制性的。可以在衬底中或在衬底上或者在制造覆镀通孔之前或者在制造覆镀通孔之后实现微机械构件例如压力传感器、印制导线和其他电构件的制造。
[0054]显然，还可以沉积任意其他保护层、绝缘层、钝化层和扩散势垒层，以便进一步提
高可靠性。
[0055]尽管在图1a至I中所示的实施方式中将衬底凸柱2a或覆镀通孔WDK表示为圆柱形，但是可能的是，当需要特别节省空间的但是低欧姆的覆镀通孔时不使用圆柱形而使用矩形或方形的凸柱形状。而且可以使用例如星形的凸柱形状，即具有相比体积来说大的表面积的凸柱形状。此外也可以在芯片内，通过堆叠的形状，对于覆镀通孔调整任意的电阻。在许多其他的覆镀通孔方案中，所述电阻可以仅仅通过多个在芯片级不可缩放的覆镀通孔的串联电路实现。
【权利要求】
1.一种用于在具有前侧(V)和背侧(R)的衬底(2)中制造电覆镀通孔(WDK)的方法，所述方法具有以下步骤: 在所述衬底(2)的前侧(V)上形成蚀刻停止层(IU，15’)； 在所述衬底(2)的背侧(R)上形成掩膜(G)； 在所述衬底(2)中形成环形沟槽(20)，所述环形沟槽在使用所述掩膜(G)的情况下通过蚀刻工艺从所述背侧(R)延伸直至所述前侧(V)，所述蚀刻工艺在所述蚀刻停止层(IU,15’)处停止，其中，所述沟槽(20)包围衬底凸柱(2a)； 在使用所述掩膜(G)的情况下，在所述衬底(2)的背侧(R)上沉积金属层(40)，其中，所述金属层(40)侵入所述环形沟槽(20)中并且沉淀在所述衬底凸柱(2a)上； 通过至少部分地将所述金属层(40)转变到所述衬底凸柱(2a)上的金属硅化物层(41)，在所述衬底凸柱(2a)上形成所述金属硅化物层(41)； 选择性地移除所述金属层(40)的剩余部分；以及 在所述衬底(2)的背侧(R)上封闭所述环形沟槽(20)。
2.根据权利要求1所述的方法，其中，形成所述掩膜(G)包括以下步骤: 在所述衬底(2)的背侧(R)处在网格区域(GB)中形成网格(G);以及 封闭所述网格(G)的中间区域，用于相应于所述衬底凸柱(2a)形成封闭区域(VB)并且用于相应于所述环形沟槽(20)形成环形打开区域(OB)。
3.根据权利要求2所述的方法，其中，在所述衬底(2)的背侧(R)处沉积所述金属层(40)之前打开所述封闭区域(VB)，从而所述金属层(40)在所述网格区域(GB)中沉淀在所述衬底(2)的背侧(R)处的所述衬底凸柱(2a)上。
4.根据权利要求1、2或3所述的方法，其中，在所述衬底(2)的前侧(V)上形成第一绝缘层(IU)作为蚀刻停止层(IU，15’)，其中，在所述第一绝缘层(IU)上形成第一电印制导线(15’)，所述第一电印制导线在第一接触区域(KB)中穿过所述第一绝缘层(IU)接触所述衬底(2)，其中，如此形成所述环形沟槽(20)，使得所述第一接触区域(KB)位于所述衬底凸柱(2a)上。
5.根据权利要求4所述的方法，其中，如此形成所述环形沟槽(20)，使得所述接触区域(KB)延伸到所述环形沟槽(20)中，其中，所述第一电印制导线(15’)同样充当所述蚀刻停止层(IU，15，)。
6.根据以上权利要求中任一项所述的方法，其中，为了在所述衬底(2)的背侧(R)处封闭所述环形沟槽(20)，在选择性地移除所述金属层(40)的剩余部分之后，通过沉积背侧的封闭层(VR)来封闭所述掩膜(G)。
7.根据以上权利要求中任一项所述的方法，其中，通过热工艺步骤实现所述金属硅化物层(41)的形成。
8.根据权利要求6所述的方法，其中，在所述背侧的封闭层(VR)上形成第二电印制导线(15’ ’)，所述第二电印制导线在第二接触区域(KB’ )中穿过背侧的封闭层(VR)接触所述衬底凸柱(2a)。
9.根据以上权利要求中任一项所述的方法，其中，在形成所述掩膜(G)之前，从所述背侦仪R)减薄所述衬底(2)。
10.根据以上权利要求中任一项所述的方法，其中，在溅射工艺或ALD工艺或MOCVD工艺中实现所述金属层(40)的沉积。
11.一种具有电覆镀通孔(WDK)的衬底(2)，所述衬底具有前侧(V)和背侧(R)，所述衬底具有: 所述衬底(2)中的环形沟槽(20)，所述环形沟槽从所述背侧(R)延伸直至所述前侧(V)，其中，所述沟槽(20)包围衬底凸柱(2a)； 所述衬底凸柱(2a)上的金属硅化物层(41)，所述衬底凸柱从所述背侧(R)延伸直至所述前侧(V)。
12.根据权利要求11所述的衬底(2)，其中，所述衬底凸柱(2a)在第一接触区域(KB)中在所述前侧(V)处由第一电印制导线(15’)接触，而在第二接触区域(KB’)中在所述背侧(R)处由第二电印制导线(15’’)接触。
13.根据权利要求12所述的衬底(2)，其中，所述第一电印制导线和/或第二电印制导线(15’，15’’)与微机械构件(I Ia)电连接。
14.根据权利要求11至13中任一项所述的衬底(2)，其中，所述衬底凸柱(2a)具有星形的或圆柱形的或矩形的对称。
15.根据权利 要求11至14中任一项所述的衬底(2)，其中，所述金属硅化物层(41)延伸到所述背侧(R)上。
【文档编号】B81B3/00GK103794553SQ201310520395
【公开日】2014年5月14日 申请日期:2013年10月29日 优先权日:2012年10月29日
【发明者】J·赖因穆特, M·诺伊鲍尔, M·林德曼, E·里耶, M·鲍曼 申请人:罗伯特·博世有限公司