专利名称：一种带隙基准参考源电路及设计方法
技术领域：
本发明涉及集成电路设计技术领域，特别是涉及一种提供低温度系数参考 电压的带隙基准参考源。
背景技术：
带隙基准参考源是当代模拟集成电路以及数模混合电路极为重要的组成
部分，应用在许多集成电路中，如数/模转换器线性稳压器和开关稳压器中， 为其提供稳定的电压基准；精密测量仪器仪表和广泛应用的数字通信系统中， 作为系统测量和校准的基准。
文献"A 1.4 V supply CMOS fractional bandgap reference" (R. T. Perry, S. H. Lewis, A. P. Brokaw, and T. R. Viswanathan， IEEE J. Solid-State Circuits, vol. 42, pp. 2180-2186, October 2007)中介绍了 一种带隙基准参考源电路，其采用电流 放大倍数(3值很小(约3~4 )的寄生PNP三极管及电阻分压的结构，为了避 免可观的基极电流对电阻分压比例准确性的影响，采用单位增益緩冲器，这样 导致电路的功耗增加，而且由于反馈电路稳定性的要求需要很大的补偿电容， 占据了很大的芯片面积，这无疑增加了生产成本。
另一种电压模式的带隙基准参考源电路，如在文献"A sub-1-V low-noise bandgap voltage reference" (K. Sanborn, D. Ma， and V. Ivanov， IEEE J. Solid-State Circuits, vol. 42， pp. 2466-2481 ， November 2007 )中公布的方法，采用BiCMOS (Bipolar-CMOS,双极-CMOS )工艺中卩值很大的PNP三极管。这种结构不 适于只有低卩值寄生三极管的工艺，因为在这种结构中，采用低卩值寄生三极 管会因为可观的随温度变化的基极电流而破坏了两个三极管集电极电流相等 的假设，使输出参考电压温度系数恶化。因此，釆用BiCMOS工艺不仅增加 了生产的成本，而且使该电路在工艺上的适用性受到限制。此外，由于工艺波动以及误差放大器的失调电压等因素的影响，实际制造 出的带隙基准参考源输出的参考电压往往无法达到最小的温度系数，同时输出 参考电压的绝对值波动也较大，因而通常需要后续校准步骤。常见的^^准方法 有利用大电流蒸发熔丝等步骤来改变生产出来的芯片上电阻的有效阻值，或用 激光束照射薄膜电阻以改变其阻值。显而易见，这样的附加校准工艺步骤不仅 增加了生产成本，还可能因为金属熔丝的蒸发对芯片内部造成污染，影响其它 部分电路的性能。
可见，如何利用较低的工艺成本，设计出结构简单、温度系数较低且输出 参考电压绝对值稳定的带隙基准参考源，成为本领域技术人员迫切需要解决的 问题。
发明内容
本发明所要解决的技术问题是提供一种具有较低的工艺成本、结构简单、 温度系数较低且输出参考电压绝对值稳定的带隙基准参考源。
为了解决上述问题，本发明公开了一种带隙基准参考源电路，包括 PMOS电流源管(M5)，其源极和衬底都接在电源VDD上，其漏极输出 电流提供给控制管(M3和M4)和参考电压产生电路；
误差放大器(A)，其输出端连接电流源管(M5)的栅极； PMOS控制管(M3和M4),其各自的栅极和漏极相连，其源极分别与电 流源管(M5)的漏极连接，并且控制管(M3和M4)各自的栅极分别与误差 放大器(A)的负、正输入端连接，漏极分别与参考电压产生电路中的三极管 (Ql和Q2)的集电极连接；
参考电压产生电路，其包括两个PMOS分压管(Ml和M2)、两个三极管 (Ql和Q2 )和一个输出电阻(R);分压管(Ml和M2 )栅极连接在一起并 且接地；分压管(Ml)的源极与电流源管(M5)的漏极连接，漏极与分压管 (M2)的源极连接并与三极管(Ql)的基极连接；分压管(M2)的漏极与三极管(Ql)的发射极共同接地；三极管(Q2)的基极与电流源管(M5)的漏
极连接，发射极与输出电阻(R)的一端连接；输出电阻(R)另一端接地；
校准电路，其包括多个沟道宽度彼此相等、且沟道长度与PMOS分压管 (Ml)、 PMOS控制管(M3)相等的PMOS校准管，校准管的栅极分别与数
字开关连接，并且分别与分压管(Ml)及控制管(M3)并联，由数字开关控
制其导通或关断状态。
优选的，所述PMOS控制管(M3和M4)的沟道长度相同。
优选的，所述PMOS分压管(M1和M2)的沟道长度相同，沟道宽度成比例。
进一步，所述三极管(Ql和Q2)是NPN型寄生三极管。 优选的，所述PMOS分压管(Ml )工作在线性区，所述PMOS分压管(M2 ) 工作在々包和区。
根据本发明的实施例，还公开了一种带隙基准参考源电路设计方法，所述 电路包括误差放大器(A)、 PMOS电流源管(M5)、 PMOS控制管(M3和 M4)、输出电阻(R)、参考电压产生电路以及校准电路，所述参考电压产生电 路包括两个PMOS分压管(Ml和M2 )和两个三极管(Q1和Q2),所述校准电 路包括多个分别与PMOS分压管(Ml)及PMOS控制管(M3 )并联的PMOS 校准管，所述校准管沟道宽度彼此相等、且沟道长度分别与PMOS分压管 (Ml)、 PMOS控制管(M3)相等，所述方法包括以下步骤 计算输出参考电压的表达式；
根据三极管基极-发射极电压及阈值电压与温度的关系，计算输出参考电 压的温度系数；
令输出参考电压的温度系数为0，在PMOS控制管M3和M4沟道宽度相 等的条件下，计算得到所需PMOS分压管Ml和M2的沟道宽长比的初始比值； 通过进行工艺角仿真，满足输出参考电压稳定并具有最小温度系数条件时，确定M1和M3管的沟道宽度范围，将该范围中对应PMOS分压管Ml和 PMOS控制管M3的最小沟道宽度的管子接入带隙基准参考源电路；
根据测试结果，为保证在相对稳定的输出电压下有最小的温度系数，同时 调整与PMOS分压管Ml并联的校准管数目，以及与PMOS控制管M3并联 的校准管数目，确定最终PMOS分压管Ml的等效沟道宽长及PMOS控制管 M3的等效沟道宽度。
优选的，所述PMOS控制管(M3和M4)的沟道长度相同。 优选的，所述PMOS分压管(Ml和M2 )的沟道长度相同，沟道宽度成 比例。
进一步，所述三极管(Q1和Q2)是NPN型寄生三极管。 进一步，通过数字开关控制接入校准电路中的PMOS校准管的数目，确 定PMOS分压管(Ml)和PMOS控制管(M3 )的等效沟道宽度。 与现有技术相比，本发明具有以下优点
本发明通过数字开关控制接入校准电路中的PMOS校准管的数目，调节 分压管和控制管的等效沟道宽度，结构简单，简化了对输出参考电压的校准过 程，同时能获得最小的温度系数，减小输出参考电压绝对值的波动。
本发明利用CMOS工艺中常温下P值约为20的NPN型寄生三级管，工 艺简单，同时通过适当的电流安排使基极电流对电路性能的影响基本可以忽 略。并且，本发明采用串联PMOS管的分压结构取代通常的电阻分压结构， 这样在满足低功耗的前提下可以较大地减小芯片面积。
图l是本发明一种带隙基准参考源电路结构示意图2是针对图1中校准电路的局部放大示意图3是本发明一种带隙基准参考源电路设计方法实施例的步骤流程图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。
本发明的核心构思之一在于利用数字开关逻辑控制校准电路中有效接入 的PMOS >^交准管的数目，可以调节PMOS分压管和PMOS控制管的等效沟道 宽度，在一定的PMOS分压管沟道宽长比值及PMOS控制管沟道宽长比值时， 使得输出的参考电压具有最小的温度系数，并减小其输出绝对值的波动；同时 采用CMOS工艺中P值约为20的NPN型寄生三级管，通过适当的电流安排 减少基极电流对电路性能的影响，并降低工艺成本。
参照图1,示出了本发明一种带隙基准参考源电路结构示意图，相应的， 图2示出了针对图1电路结构中校准电路的局部放大示意图，该带隙基准参考 源电路具体可以包括
PMOS电流源管M5,其源极和衬底都接在电源VDD上，其漏极则输出 电流提供给控制管M3和M4和参考电压产生电路；
误差放大器A,其输出端连接电流源管M5的栅极；
PMOS控制管M3和M4，其采用二极管接法，即栅极和漏极相连，且其 源极分别与电流源管M5的漏极连接，并且控制管M3和M4各自的栅极分別 与误差放大器A的负、正输入端连接，漏极分别与参考电压产生电路中的三 极管Ql和Q2的集电极连接；
参考电压产生电路，其包括两个PMOS分压管Ml和M2、两个三极管 Ql和Q2，和一个输出电阻R;分压管Ml和M2的栅极连接在一起并且接地； 分压管Ml的源极与电流源管M5的漏极连接，漏极与分压管M2的源极连接 并与三极管Ql的基极连接；分压管M2的漏极与三极管Ql的发射极共同接 地；三极管Q2的基极与电流源管M5的漏极连接，发射极与输出电阻R的一 端连接；输出电阻R另一端接地；校准电路，其包括多个沟道宽度彼此相等、且沟道长度与PMOS分压管 Ml、 PMOS控制管M3相等的PMOS校准管，校准管的栅极分别与数字开关 连接，并且分别与分压管M1及控制管M3并联，由数字开关控制其导通或关 断状态。
优选的，所述PMOS控制管M3和M4的沟道长度相同；同时，所述PMOS 分压管M1和M2的沟道长度相同，沟道宽度成比例。具体确定PMOS分压管 Ml和PMOS控制管M3的等效沟道宽度值的过程，将在下面做详细描述。
此处做出如下假设
1、 误差放大器A的增益足够大，并且输入无失调，因此负反馈方式使得 误差放大器A的正负输入端电压差接近于零，即V+和V-两点电压相等。
2、 PMOS控制管M3和M4之间的失配及基准电压产生电路中的分压管 Ml和M2之间的失配可以忽略不计。
图1中PMOS分压管Ml工作在线性区，PMOS分压管M2工作在饱和 区，其漏极电流分别可以表示为
/+C0X;(|FGS|-U)2 ")
其中， 〃是沟道载流子迁移率，Frap是阈值电压，酽和丄分别为沟道宽度 和沟道长度。NPN型寄生三极管Ql的基极电流由于其较小的p值而不能忽略 (在室温时卩值约为20,在-40。C时卩值小于10)。令/一w/2,其中系数m〉1, 则电压&可以表示为
其中，x= |^ZSZ:-1,那么输出参考电压「REF可以表示为
^EF 二 (「be1 - I ^"hp + (KbE1 — 7bE2)(4 )式中的基极-发射极电压之差(7肌-r船)即PTAT ( Proportional To Absolute Temperature,与绝对温度成正比)项，可以用Ql和Q2的集电极电流表示为
<formula>formula see original document page 11</formula> (5)
其中，N是Q2发射极面积与Ql发射极面积之比，&是热电压。流过Ql和 Q2的集电极电流之比与控制管M3和M4的尺寸比例相关，因而输出参考电
压^ref可以表示为
<formula>formula see original document page 11</formula> ( 6 )
需要说明的是，为保证Ql和Q2不会因为工作在深饱和区而导致其P降低， PMOS控制管M3和M4可以取较大的沟道宽长比使其工作在弱反型区，或者 采用CMOS工艺中阈值电压较低的MOS管。 由于三极管基极-发射极电压对温度的依赖关系可以表示为
<formula>formula see original document page 11</formula> (7)
其中，^beo是在T。温度下的基极-发射极电压，Kbg是OK时硅材料的带隙电压， /7是与温度无关而与工艺相关的常数，/表示集电极电流的温度依赖关系参数。 在一级近似条件下，阈值电压随温度下降表象为线性关系
<formula>formula see original document page 11</formula> (8)
其中，ctT是阈值电压的温度系数。将式(7)和式(8)代入式(6),可以得到 <formula>formula see original document page 11</formula>( 9 ) 忽略系数/w与温度的关系，则输出参考电压的温度系数可以通过对(9)式求 微分得到
<formula>formula see original document page 11</formula>( 10)其中，Fro是在温度为r。时的热电压。为了让温度系数最小，令式(10)等于 0,则可以得到如下关系式
<formula>formula see original document page 12</formula>这样，由于PMOS控制管M3和M4的沟道长度相同，在PMOS控制管M3 和M4沟道宽度相等的条件下，可以求得PMOS分压管Ml沟道宽长比和PMOS 分压管M2沟道宽长比之间的比例，由于PMOS分压管Ml和M2的沟道长度 相同，因此可以求得PMOS分压管Ml和M2的沟道宽度比值。
需要说明的是，PMOS分压管Ml的沟道宽长比和M2的沟道宽长比之间 的比例的范围，以及PMOS控制管M3的沟道宽长比和M4的沟道宽长比之间 的比例的范围，是通过进行工艺角仿真，满足输出参考电压稳定并具有最小温 度系数的条件而确定的，进而可以确定M1和M3管的沟道宽度范围。然后， 选取该范围中，对应Ml和M3管的最小沟道宽度的管子接入带隙基准参考源 电路，而此最小沟道宽度和所有并联校准管沟道宽度之和确定的相应等效沟道 宽度，应该至少覆盖由工艺角确定的沟道宽度范围。
对该带隙基准参考源电路进行实际测量时，若发现输出的参考电压与设计 值有偏差且温度系数较大，则同时调整与PMOS分压管Ml并联的校准管数目， 以及与PMOS控制管M3并联的校准管数目，通过校准管的增加或减少，得到 相应的(r / i)2 /(酽/ A和(『/ ￡)3 /(『/ ￡)4 <直，4吏得输出参考电压的温度系凄t最小，
且输出绝对值的波动最小。
调整PMOS校准管接入电路的具体操作可以是在开关控制逻辑模块的 控制下，将图2所示校准电路中连接某一 PMOS校准管栅极的开关断开，另 一开关闭合，则将该PMOS校准管接入校准电路，并与PMOS分压管Ml并 联。由于校准精度的要求，校准管的沟道宽度较小， 一定数目的PMOS校准管相并联后的等效沟道宽度可以与PMOS分压管Ml或是PMOS控制管M3 的沟道宽度相等。因此，可以通过调整与之相并联的校准管的数目，最终确定 PMOS分压管Ml和PMOS控制管M3的等效沟道宽度。
根据本发明的实施例，还公开了一种带隙基准参考源电路设计方法。参照 图3，示出了本发明一种带隙基准参考源电路设计方法实施例，所述电路包括 误差放大器A、 PMOS电流源管M5、 PMOS控制管M3和M4、输出电阻R、 参考电压产生电路以及校准电路，所述参考电压产生电路包括两个PMOS分 压管Ml和M2及两个三极管Ql和Q2，所述校准电路包括多个分别与PMOS 分压管Ml及PMOS控制管M3并联的PMOS校准管，所述校准管沟道宽度 彼此相等、且沟道长度分别与PMOS分压管Ml、 PMOS控制管M3相等，所 述方法包括以下步骤
步骤301、计算输出参考电压的表达式；
步骤302、根据三极管基极-发射极电压及阈值电压与温度的关系，计算步 骤301中的输出参考电压的温度系数；
步骤303、令输出参考电压的温度系数为0，在PMOS控制管M3和M4 沟道宽度相等的条件下，计算得到所需PMOS分压管Ml和M2的沟道宽长比 的4刀始比亏直；
步骤304、通过进行工艺角仿真，满足输出参考电压稳定并具有最小温度 系数条件时，确定M1和M3管的沟道宽度范围，将该范围中对应PMOS分压 管Ml和PMOS控制管M3的最小沟道宽度的管子接入带隙基准参考源电路；
该步骤中，PMOS分压管M1的最小沟道宽度及其与所有并联校准管沟道 宽度之和确定的相应等效沟道宽度，以及PMOS控制管M3的最小沟道宽度及 其与所有并联校准管沟道宽度之和确定的相应等效沟道宽度，应该覆盖由工艺 角确定的各自的沟道宽度范围。
步骤305、根据测试结果，为保证在相对稳定的输出电压下有最小的温度系数，同时调整与PMOS分压管Ml并联的校准管数目，以及与PMOS控制 管M3并联的校准管数目，确定最终PMOS分压管Ml的等效沟道宽长及PMOS 控制管M3的等效沟道宽度。
需要说明的是，以上步骤之间并没有固定的内容关系，有些步骤可以合为 一个步骤完成，例如，步骤301和302等。
优选的，所述PMOS控制管M3和M4的沟道长度相同；并且，所述PMOS 分压管Ml和M2的沟道长度相同。
进一步，所述三极管Ql和Q2是NPN型寄生三极管。CMOS工艺中所用 的三极管是(3值较小的寄生三极管，常温下，寄生NPN管的(3值通常大约为 20，通过适当的电流安排可以忽略NPN管的基极电流对电路性能的影响。本 发明利用这种CMOS工艺中的寄生NPN管，降低了生产成本。
进一步，通过数字开关控制接入校准电路中的PMOS校准管的数目，确 定PMOS分压管Ml和PMOS控制管M3的等效沟道宽度。数字调节的方法 使得对于输出参考电压的校准过程简化，更方便调节输出参考电压具有最小的 温度系数，并减小其输出绝对值的波动。另外，通过数字开关控制接入校准电 路中的PMOS校准管的数目仅仅是本实施例的一个优选方案，本领域技术人 员可以根据实际需要应用其他任何可行方式控制接入校准电路中的PMOS校 准管的数目。
对于方法实施例而言，由于其与电路实施例基本相似，所以描述的比较简 单，相关之处参见电路实施例的部分说明即可。
下面用实验结果来说明本发明的性能表现。在TSMC0.18nm工艺中，M3 管和M4管采用的是阈值电压为-0.13V的中阈值电压PMOS管，这样可以确
现，即使M3管和M4管采用的是正常阔值的管子(阔值电压为-0.45V),在 较大宽长比下，三极管的基极-集电极电压在很宽温度范围内(-25°C 125°C )仍然能保持在0.45V以内，保证三极管的p值在各个温度下接近其极限值。进 一步，对该工艺得到的仿真结果显示，在1V的电源电压下，在-40。C一125。C 的温度范围内输出温度系数约为10.6ppm/。C的107mV的参考电压，包括误差 放大器和启动电路在内的整个带隙基准参考源消耗的电流小于20pA。
以上对本发明所提供的一种带隙基准参考源电路和设计方法，进行了详细
施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域 的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围上均会有改 变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1、一种带隙基准参考源电路，其特征在于，包括PMOS电流源管(M5)，其源极和衬底都接在电源VDD上，其漏极输出电流提供给控制管(M3和M4)和参考电压产生电路；误差放大器(A)，其输出端连接电流源管(M5)的栅极；PMOS控制管(M3和M4)，其各自的栅极和漏极相连，其源极分别与电流源管(M5)的漏极连接，并且控制管(M3和M4)各自的栅极分别与误差放大器(A)的负、正输入端连接，漏极分别与参考电压产生电路中的三极管(Q1和Q2)的集电极连接；参考电压产生电路，其包括两个PMOS分压管(M1和M2)、两个三极管(Q1和Q2)和一个输出电阻(R)；分压管(M1和M2)栅极连接在一起并且接地；分压管(M1)的源极与电流源管(M5)的漏极连接，漏极与分压管(M2)的源极连接并与三极管(Q1)的基极连接；分压管(M2)的漏极与三极管(Q1)的发射极共同接地；三极管(Q2)的基极与电流源管(M5)的漏极连接，发射极与输出电阻(R)的一端连接；输出电阻(R)另一端接地；校准电路，其包括多个沟道宽度彼此相等、且沟道长度与PMOS分压管(M1)、PMOS控制管(M3)相等的PMOS校准管，校准管的栅极分别与数字开关连接，并且分别与分压管(M1)及控制管(M3)并联，由数字开关控制其导通或关断状态。
2、 根据权利要求1所述的带隙基准参考源电路，其特征在于，所述PMOS 控制管(M3和M4)的沟道长度相同。
3、 根据权利要求1所述的带隙基准参考源电路，其特征在于，所述PMOS 分压管(M1和M2)的沟道长度相同，沟道宽度成比例。
4、 根据权利要求1所述的带隙基准参考源电路，其特征在于，所述三极 管(Ql和Q2)是NPN型寄生三极管。
5、 根据权利要求1所述的带隙基准参考源电路，其特征在于，所述PMOS 分压管(Ml)工作在线性区，所述PMOS分压管(M2)工作在饱和区。
6、 一种带隙基准参考源电路设计方法，其特征在于，所述电路包括误差 放大器(A)、 PMOS电流源管(M5)、 PMOS控制管(M3和M4)、输出电阻(R)、参考电压产生电路以及校准电路，所述参考电压产生电路包括两个 PMOS分压管(Ml和M2 )和两个三极管(Q1和Q2),所述校准电路包括多个 分别与PMOS分压管(Ml)及PMOS控制管(M3 )并联的PMOS校准管， 所述校准管沟道宽度彼此相等、且沟道长度分别与PMOS分压管(M1 )、PMOS 控制管(M3)相等，所述方法包括以下步骤 计算输出参考电压的表达式；根据三极管基极-发射极电压及阈值电压与温度的关系，计算输出参考电 压的温度系数；令输出参考电压的温度系数为0,在PMOS控制管M3和M4沟道宽度相 等的条件下，计算得到所需PMOS分压管Ml和M2的沟道宽长比的初始比值；通过进行工艺角仿真，满足输出参考电压稳定并具有最小温度系数条件 时，确定M1和M3管的沟道宽度范围，将该范围中对应PMOS分压管Ml和 PMOS控制管M3的最小沟道宽度的管子接入带隙基准参考源电路；根据测试结果，为保证在相对稳定的输出电压下有最小的温度系数，同时 调整与PMOS分压管Ml并联的校准管数目，以及与PMOS控制管M3并联 的校准管数目，确定最终PMOS分压管Ml的等效沟道宽长及PMOS控制管 M3的等效沟道宽度。
7、 根据权利要求6所述的带隙基准参考源电路设计方法，其特征在于， 所述PMOS控制管(M3和M4)的沟道长度相同。
8、 根据权利要求6所述的带隙基准参考源电路设计方法，其特征在于， 所述PMOS分压管(M1和M2)的沟道长度相同，沟道宽度成比例。
9、 根据权利要求6所述的带隙基准参考源电路设计方法，其特征在于， 所述三极管(Q1和Q2)是NPN型寄生三极管。
10、 根据权利要求6所述的带隙基准参考源电路设计方法，其特征在于， 通过数字开关控制接入校准电路中的PMOS校准管的数目，确定PMOS分压 管(Ml)和PMOS控制管(M3)的等效沟道宽度。
全文摘要
本发明提供了一种带隙基准参考源电路及设计方法，所述电路具体可以包括PMOS电流源管、误差放大器、PMOS控制管、参考电压产生电路和校准电路；其中，参考电压产生电路包括两个PMOS分压管、两个三极管和一个输出电阻；校准电路包括多个沟道宽度彼此相等的PMOS校准管，由数字开关控制其导通或关断状态。本发明工艺成本低、电路结构简单，并且通过数字开关控制接入校准电路中的PMOS校准管的数目，调节分压管和控制管的等效沟道宽度，能获得低温度系数的参考电压，减小输出参考电压绝对值的波动。
文档编号G01R1/00GK101419478SQ20081022570
公开日2009年4月29日 申请日期2008年11月6日 优先权日2008年11月6日
发明者廖怀林, 杨闵昊 申请人:北京大学