一致。因此在VEN>V^情况下，由此获得的时钟信号CLK与触发信号EN的相位一致，即时钟信号CLK的上升沿与触发信号EN的上升沿一致，且每个脉冲宽度也与触发信号EN—致。此外，还可以通过其他电路产生与触发信号EN相位一致的时钟信号CLK，时钟信号CLK的每个脉冲宽度可以与触发信号EN的脉冲宽度一致，也可以不一致。
[0074]如图5或图8所示，若VEN>V2，则输出的信号EN_TEST和信号EN_TR頂均为高电平，SP模式选择模块向测试模块发送第一模式选择信号EN_TEST，同时向修调模块发送第二模式选择信号EN_TRM。优选地，在同一时刻，上述N路地址线和上述M路地址线中只有一条地址线上传输高电平信号，其余地址线上传输低电平信号，由此避免发生测试模块对集成电路测试位进行测试的同时修调模块对集成电路修调位进行修调的情况。此外，N路地址线和M路地址线中也可以同时有多条地址线为高电平，本发明对此不做限制。
[0075]优选地，选通模块还可以包括计数电路和译码电路。
[0076]计数电路，用于对接收到的时钟信号CLK的上升沿进行计数，输出当前计数值对应的二进制序列给译码电路。以选通模块与测试模块和修调模块之间共有8路连接为例，当计数电路接收到时钟信号CLK的第一个脉冲，则该脉冲的上升沿触发计数电路计数，输出二进制序列001给译码电路；当计数电路接收到时钟信号CLK的第二个脉冲时，该脉冲的上升沿触发计数电路所计的数加I，输出二进制序列010给译码器。
[0077]译码电路，用于将接收到的二进制序列转换为对应的集成电路测试位或修调位的选通信号并通过N路与测试模块连接的地址线和M路与修调模块连接的地址线输出；其中，每个二进制序列对应一个集成电路测试位或修调位，上述N路和M路地址线输出的信号构成一个集成电路测试位或修调位的选通信号。以选通模块与测试模块和修调模块之间共有8路连接的地址线为例，译码电路可以通过38译码器或其他译码器实现，将计数电路输出的三位二进制系列分别输入到38译码器的三个输入端口，根据输入的二进制序列进行译码，8个输出端口中仅有一个端口输出高电平，该端口对应一个集成电路测试位或修调位的地址线。
[0078]当VEN>Vd#，地址线上开始输出选通信号，触发信号EN每发出一个脉冲，时钟信号CLK上则发出一个脉冲，对应的地址线上输出一个脉冲，该脉冲的上升沿和脉宽与时钟信号CLK的上升沿和脉宽一致。
[0079]传统的选通模块不仅要实现触发信号的计数功能，还要针对计数信号的脉宽进行检测以确定是测试计数器计数还是修调计数器计数;还有的选通模块将测试档和修调档分开集中设置，当触发信号触发计数器计数时，选通模块会逐一选通所有测试档位，当各测试档位全部依次选通后，再逐次选通修调档位。第一种选通模块的检测方式较为复杂，且引入了多个计数线路和译码线路;第二种选通模块针对修调项会有相互影响的情况，需要输入多个触发序列才能完成所有数据的测试和修调，由于计数线路是连续计数的，无法直接跳过某个或某几个已经测试或修调过的参数进行重复无用的测试或修调，从而导致时间成本的浪费。而在本发明的上述实施例中，测试修调电路可以通过选通模块，实现先对无修调项的参数进行测试，再对有修调项的参数进行测试或修调;对影响范围广的参数先修调，最重要的参数后修调；测试和修调过程可以交叉进行，完成一个参数的测试和修调后，再对下个参数进行测试和修调；而且在确定是否对集成电路参数进行测试或修调时，将选通信号和EN_TEST、EN_TR頂结合后做出判断，可以通过控制EN_TEST、EN_TR頂的电平大小避免对已经测试或修调过的参数进行重复测试或修调。
[0080]具体地，修调模块包括M个逻辑固化电路，每个逻辑固化电路用于对一个集成电路修调位进行修调。每个逻辑固化电路通过一个开关与M路地址线中的一路地址线连接，当一路地址线上传输有选通信号时，该地址线连接的开关闭合，该开关连接的逻辑固化电路对相应的集成电路修调位进行修调。
[0081]其中，每个逻辑固化电路包括修调支路和逻辑固化支路。修调支路包括熔丝和开关，接收到选通信号时开关闭合。逻辑固化支路包括电流偏置电路和正反馈锁定电路，用于输出对应的集成电路修调位的修调状态。电流偏置电路可以包括电流源和电流漏，正反馈锁定电路可以包括施密特触发器和带有是能控制的反相器。当熔丝熔断时，逻辑固化支路的输出信号由低电平变为高电平，用于表示该逻辑固化电路上的熔丝被熔断。
[0082]进一步地，修调模块还可以包括电源选择电路，用于在接收到第二模式选择信号EN_TRIM时选择使用第一电源为逻辑固化电路供电(集成电路电源IN)，否则选择使用第二电源(集成电路内部电源VDD源)为逻辑固化电路供电。当修调模块接收到第二模式选择信号EN_TRIM时，逻辑固化电路改由电源IN供电，此时熔丝上的电流大于熔丝的熔断电流，会使熔丝熔断，即该逻辑固化电路对相应的集成电路修调位进行修调；当修调模块未接收到信号EN_TRIM时，逻辑固化电路由内部电源VDD供电，此时即使开关闭合，熔丝上的电流小于熔丝的熔断电流，也不会使熔丝熔断。
[0083]根据测试修调的经验，延长修调时Vtest电平持续的时间，可以提高测试精度;提高触发信号EN的电平值、延长修调时Vtrim电平持续的时间，可以提高修调成功率;缩短非测试或非修调对应的VaK持续时间和间隔时间，可以节省测试时间、提高测试效率。
[0084]为了方便理解上述实施例，下面以一个具体应用场景为例，详细说明本发明实施例提供的测试修调电路的工作流程。
[0085]集成电路的参数A只需进行测试，无需进行修调;参数B和参数C需要进行测试和修调。但由于对参数C的修调会影响参数B的数值，那么，在该集成电路的测试修调过程中，需要先对参数A进行测试，然后对参数C进行测试、修调，最后对参数B进行测试、修调。采用简化的测试修调电路完成上述工作流程，即令阈值V1 = V3t3测试修调电路的选通模块共有8路连接，其中第I路连接控制测试模块对测试位A进行测试，用于测试参数A;第2路连接控制测试模块对测试位C进行测试，用于测试参数C，第3、4路连接控制修调模块对修调位Cl、修调位C2进行修调，用于修调参数C;第5路连接控制测试模块对测试位B进行测试，用于测试参数B，第6、7路连接控制修调模块对修调位B1、修调位B2进行修调，用于修调参数B;第8路连接控制测试模块对测试位B进行测试，用于测试参数B。测试修调电路完成上述测试、修调的流程示意图如图9所示，该过程中各输出信号波形如图10所示。
[0086]步骤901:输入触发信号EN。
[0087]步骤902:对测试位A进行测试。当VeOV1时，EN_W0RK变为高电平，CLK和EN_TEST的脉冲的上升沿、脉宽与EN—致，CLK输出第一个脉冲时，第I路连接上输出有选通信号，因此对测试位A进行测试。
[0088]步骤903:判断测试结果是否满足精度要求，若满足，则转入步骤904，否则结束流程。
[0089]步骤904:对测试位C进行测试。CLK输出第二个脉冲时，第2路连接上输出有选通信号，因此对测试位C进行测试。
[0090]步骤905:判断测试结果是否满足精度要求，若满足，则转入步骤907，否则转入步骤906。
[0091]步骤906:对修调位Cl和/或修调位C2进行修调。若参数C不满足精度要求，则根据测试结果查表确定需要对修调位Cl、或者修调位C2、或者修调位Cl和修调位C2进行修调，当选通信号选择到该路连接时，令Ven>V2，通过对修调位Cl和/或修调位C2进行修调以达到修调参数C的作用。
[0092]步骤907:对测试位B进行测试。CLK输出第五个脉冲时，第5路连接上输出有选通信号，因此对测试位B进行测试。
[0093]步骤908:判断测试结果是否满足精度要求，若满足，则结束流程，否则转入步骤909。
[0094]步骤909:对修调位BI和/或修调位B2进行修调。若参数B不满足精度要求，则根据测试结果查表确定需要对修调位B1、或者修调位B2、或者修调位BI和修调位B2进行修调，当选通信号选择到该路连接时，令Ven>V2，通过对修调位BI和/或修调位B2进行修调以达到修调参数B的作用。