专利名称：电子控制装置的制作方法
技术领域：
本发明涉及电子控制装置。
背景技术：
众所周知，WDT (监视定时器)是指用于监视CPU (中央处理单元)的状态的硬件定时器，由CPU以一定周期进行更新，若一定周期内没被更新，则检测到超时而输出异常。如果该WDT发生故障，则无法检测CPU的异常，因此存在难以确保系统的可靠性的顾虑。在日本特开2005-25290号公报中，公开了如下的技术在从CPU对WDT提供的程序运行信号(P-RUN信号)停止时，通过判定WDT是否对CPU进行了重置动作，进行WDT的故障诊断。在上述现有技术中，在重置动作时，CPU在P-RUN信号停止之前对EEPROM写入数据，通过比较在对EEPROM写入的数据与ROM数据，判定WDT是否进行了重置动作。即，在上述现有技术中，为了进行WDT的故障诊断，在每次重置动作时，需要进行向EEPROM的数据写入处理以及与ROM数据的比较处理，因此存在CPU的处理负担增大的问题。
发明内容
本发明的方式鉴于上述情况而完成，其目的在于，提供一种不会增大作为监视对象的CPU等处理部的处理负担就能够进行WDT的故障诊断的电子控制装置。本发明的方式为了解决上述课题而采用了以下的方法。(A)本发明的一个方式的电子控制装置包括处理部，根据程序而执行规定的处理；监视定时器，具有定时计数器，且输出根据有没有发生溢出而反转其电平的信号，所述定时计数器根据从所述处理部以一定周期输出的脉冲信号而被重置；以及锁定电路，锁定所述监视定时器的输出信号，并输出通过该锁定而获得的信号作为第I输出使能信号，所述处理部在进行所述监视定时器的故障诊断时，停止输出所述脉冲信号，并基于在所述脉冲信号的输出停止后从所述锁定电路输出的所述第I输出使能信号，进行所述监视定时器的故障诊断。(B)在上述(A)方式中，也可以还包括AND电路，对从所述锁定电路输出的所述第I输出使能信号、与从所述处理部输出的第2输出使能信号进行逻辑与运算，并输出用于表示其运算结果的信号作为最终的输出使能信号，所述处理部基于在停止输出所述脉冲信号后从所述锁定电路输出的所述第I输出使能信号以及从所述AND电路输出的所述输出使能信号，进行所述监视定时器的故障诊断。(C)在上述(A)方式中，也可以还包括AND电路，对从所述锁定电路输出的所述第I输出使能信号、与从所述处理部输出的第2输出使能信号进行逻辑与运算，并输出用于表示其运算结果的信号作为最终的输出使能信号；以及三状态缓冲器，接入于所述处理部和输出接口之间，根据从所述AND电路输出的所述输出使能信号，将所述处理部的输出信号输出到所述输出接口，所述处理部基于在停止输出所述脉冲信号后从所述锁定电路输出的所述第I输出使能信号以及所述三状态缓冲器的输出信号，进行所述监视定时器的故障诊断。 (D)在上述(A)至(C)中的任一个方式中，所述锁定电路也可以通过所述处理部的启动要因信号或者重置信号中的其中一个的输入而被重置。根据本发明的方式，无需如以往技术那样在WDT的故障诊断时，在CPU停止R-RUN信号之前对EEPROM写入数据，并进行比较对该EEPROM写入的数据与ROM数据等处理，因此无需增大作为监视对象的CPU等的处理部的处理负担就能够进行WDT的故障诊断。
图1是本发明的一实施方式的电子控制装置的方块结构图。图2是表示电子控制装置的动作的时序图。图3是表示由CPU执行的WDT的故障诊断处理的流程图。
具体实施例方式以下，参照
本发明的一实施方式。图1是本实施方式的电子控制装置A的方块结构图。电子控制装置A是进行高压电池的充放电控制的电池ECU(电控单元)，其包含CPU1、监视定时器(WDT watchdog timer)2、锁定电路3、AND电路4、三状态缓冲器5、输出接口 6、开电重置电路7、OR电路8以及定时器9，所述高压电池例如搭载于电动车、混合动力车等以电机为动力源的车辆上。CPUl (处理部)是根据在未图示的非易失性存储器中存储的控制程序来执行规定的处理(例如高压电池的充放电控制所需的处理)的中央运算处理装置。该CPUl将通过各种处理而获得的信号经由三状态缓冲器5而输出到输出接口 6。此外，该CPUl以一定周期将TOT脉冲信号WDTPLS输出到WDT2，并将具有输出禁止电平(例如高电平)与输出许可电平(例如低电平)两个状态的CPU输出使能信号CPUOE (第2输出使能信号)输出到AND电路4。对该CPUl，输入从锁定电路3输出的WDT输出使能信号WDTOE作为中断信号，并输入三状态缓冲器5的输出信号，CPUl基于这些中断信号(WDT输出使能信号WDT0E)以及三状态缓冲器5的输出信号，进行WDT2的故障诊断，对此细节将在后面叙述。此外，CPUl具有向作为省电状态的休眠状态的转移功能，根据启动要因的发生状况(启动要因信号的状态)而切换休眠状态和通常动作状态中的其中一个状态。另外，例如从外部对CPUl输入用于表示点火开关的开/关状态的启动要因信号IG-SW作为启动要因信号。WDT2是用于监视CPUl的状态的硬件定时器，具有通过从CPUl以一定周期输入的WDT脉冲信号WDTPLS而被重置的定时计数器。该定时计数器在从CPUl向WDT2的WDT脉冲信号WDTPLS的输出停止之后也继续计数，在经过一定时间之后溢出。WDT2将根据有没有发生溢出而反转的信号作为溢出重置信号RST而输出到锁定电路3。具体来说，WDT2在发生了溢出时，一定期间将该溢出重置信号RST的电平从高电平反转到低电平。锁定电路3锁定从WDT2输出的溢出重置信号RST，并将通过该锁定而获得的信号作为WDT输出使能信号WDTOE(第I输出使能信号)而输出到CPUl的中断端子INT以及AND电路4。另外，该WDT输出使能信号WDTOE与CPU输出使能信号CPUOE —样，是具有输出禁止电平(例如高电平)以及输出许可电平(例如低电平)两个状态的信号。AND电路4对从锁定电路3输入的WDT输出使能信号WDT0E、与从CPUl输入的CPU输出使能信号CPUOE进行逻辑与运算，并将表示其运算结果的信号作为最终的输出使能信号OE而输出到三状态缓冲器5的控制端子。三状态缓冲器5插入于CPUl与输出接口 6之间，根据从AND电路4对控制端子输入的输出使能信号0E,将从CPUl输入的输出信号输出到输出接口 6。具体来说，该三状态缓冲器5在输出使能信号OE为输出许可电平的情况下，将CPUl的输出信号直接输出到输出接口 6，当输出使能信号OE为输出禁止电平的情况下，将输出端子设为高阻抗状态而停止输出。即，在输出使能信号OE为输出许可电平的情况下，三状态缓冲器5的输出也成为输出许可电平，当输出使能信号OE为输出禁止电平的情况
下，三状态缓冲器5的输出也成为输出禁止电平。输出接口 6是根据规定的通信协议而将CPUl的输出信号(三状态缓冲器5的输出信号)发送到与电子控制装置A连接的外部装置的通信接口。开电重置电路7将在接通电子控制装置A的电源时，将开电重置信号P_RES输出到CPUl的重置端子RES_C、WDT2的重置端子RES_W以及OR电路8，所述开电重置信号P_RES在电源电压VBU达到用于保证CPUl的正常动作的规定电压VBU_th之前成为低电平，在电源电压VBU达到规定电压VBU_th之后成为高电平。即，在接通电子控制装置A的电源时，在电源电压VBU达到规定电压VBU_th之前，CPUl以及WDT2维持重置状态。OR电路8对从开电重置电路7输入的开电重置信号P_RES、与从外部输入的启动要因信号(点火信号IG0N)进行逻辑或运算，并将表示其运算结果的信号经由定时器9输出到锁定电路3的重置端子RES_L。定时器9将OR电路8的输出信号延迟一定时间后输出到锁定电路3的重置端子RES_L。S卩，锁定电路3根据CPUl的启动要因信号IG-SW或者开电重置信号P_RES中的其中一个的输入而被重置，且比CPUl以及WDT2延迟一定时间后解除重置。接着，参照图2以及图3，详细说明如上所述那样构成的电子控制装置A的动作。图2是表示电源电压VBU、开电重置信号P_RES、CPU输出使能信号CPU0E、WDT脉冲信号WDTPLS、WDT2的重置端子RES_W的电位、溢出重置信号RST、WDT输出使能信号WDT0E、锁定电路3的重置端子RES_L的电位、以及三状态缓冲器5的输出电平的时间上的对应关系的时序图。假设在图2的时刻t0至tl的期间，对电子控制装置A不提供电源电压VBU，CPU1处于休眠状态。这里，如果在时刻tl实施电源接通，则电源电压VBU经过一定的时间缓慢上升至最大电压。如果设电源接通起因于点火开关的开操作，则虽然从时刻tl起启动要因信号IG-SW向高电平上升，但在电源电压VBU到达规定电压VBU_th的时刻t2之前，开电重置信号P_RES维持低电平，因此在从时刻tl起至时刻t2的期间，CPUl维持重置状态。此外，在该从时刻tl起至时刻t2的期间，WDT2的重置端子RES_W的电位与锁定电路3的重置端子RES_L的电位均维持低电平，因此进行WDT2的定时计数器的重置、以及锁定电路3的重置。如果在时刻t2，电源电压VBU达到规定电压VBU_th，则开电重置信号P_RES反转为高电平，因此CPUl以及WDT2的重置被解除。另外，锁定电路3比CPUl以及WDT2延迟一定时间而被解除重置(参照锁定电路3的重置端子RES_L的电位)。如果在时刻t2被解除重置，则CPUl从休眠状态启动，从时刻t3起开始以一定周期将TOT脉冲信号TOTPLS输出到WDT2，另一方面，从比时刻t3晚的时刻t4起，使在时刻t2之后被设定为输出禁止电平(高电平)的CPU输出使能信号CPUOE反转为输出许可电平(低电平)。在时刻t3之后，在WDT脉冲信号WDTPLS继续输出到WDT2的期间，由于WDT2的定时计数器正常被重置而不发生溢出，因此从WDT2输出的溢出重置信号RST维持高电平。此间，从锁定电路3输出的WDT输出使能信号TOTOE维持输出许可电平(低电平)。 即，在时刻t4之后，从CPUl输出的CPU输出使能信号CPU0E、以及从锁定电路3输出的WDT输出使能信号TOTOE均成为输出许可电平，因此从AND电路4输出的输出使能信号OE成为输出许可电平，其结果，三状态缓冲器5的输出电平也成为输出许可电平。在通常动作时，只要WDT2没有故障，通过持续从CPUl对WDT2输出WDT脉冲信号WDTPLS,就能够如上所述那样使三状态缓冲器5的输出电平维持输出许可电平，因此能够准确无误地将由CPUl通过根据控制程序而执行的各种处理来获得的信号经由输出接口 6输出到外部装置。这里，假设由于CPUl失控，从时刻t5之后停止对WDT2输出WDT脉冲信号WDTPLS。WDT2的定时计数器在TOT脉冲信号WDTPLS的输出停止之后也继续计数，在经过一定时候之后溢出。若在时刻t6发生了溢出，则WDT2在该时刻t6，一定期间将溢出重置信号RST的电平从高电平反转为低电平。则，锁定电路3以这样的溢出重置信号RST的电平变化为触发，锁定溢出重置信号RST0由此，在时刻t6之后，从锁定电路3输出的WDT输出使能信号TOTOE反转为输出禁止电平(高电平)。由于WDT输出使能信号WDTOE输入到CPUl的中断端子INT，因此CPUl基于对中断端子INT输入的WDT输出使能信号WDT0E，判断是否发生了 WDT2的溢出。若基于WDT输出使能信号WDTOE而判断为发生了 WDT2的溢出，则CPUl使CPU输出使能信号CPUOE的电平反转为输出禁止电平(高电平)。由此，在时刻t6之后，从CPUl输出的CPU输出使能信号CPU0E、以及从锁定电路3输出的WDT输出使能信号WDTOE均成为输出禁止电平，因此从AND电路4输出的输出使能信号OE成为输出禁止电平，其结果，三状态缓冲器5的输出电平也成为输出禁止电平。S卩，在CPUl失控时，从三状态缓冲器5至输出接口 6的信号传递被切断，因此能够防止异常信号经由输出接口 6而输出到外部装置。这样，在WDT2正常时，如果从CPUl至WDT2的WDT脉冲信号WDTPLS的输出停止，则WDT输出使能信号WDT0E、CPU输出使能信号CPU0E、输出使能信号OE以及三状态缓冲器5的输出电平均成为输出禁止电平。将其利用，能够通过以下要说明的方法进行WDT2的故障诊断。图3是表示CPUl在通常动作中(图2的时刻t2之后的期间)执行的WDT2的故障诊断处理的流程图。
如图3所示，若故障诊断处理的执行定时已到，则CPUl首先停止对WDT2输出WDT脉冲信号WDTPLS(步骤SI)，设置作为软件定时器的故障监视定时器(步骤S2)。这里，优选将故障监视定时器的设定时间至少设定图2中的从时刻t5起至时刻t6的时间，即停止对WDT2输出WDT脉冲信号WDTPLS起至在WDT2中发生溢出为止的时间。然后，CPUl根据对中断端子INT输入的WDT输出使能信号WDTOE的电平，判断在WDT2中是否发生了溢出(步骤S3 )。CPUl在步骤S3为“否”时(由于WDT输出使能信号WDTOE为输出许可电平而判断为没有发生溢出时)，判断是否经过了故障监视定时器的设定时间(步骤S4)。当在上述S4中为“否”时，CPUl返回上述步骤S3的处理，另一方面，当在上述S4中为“是”时，即停止对TOT2输出WDT脉冲信号TOTPLS且尽管超过了故障监视定时器的设定时间还没发生溢出时，CPUl判断为WDT2发生了故障而结束本故障诊断处理(步骤S5)。此外，当在上述步骤S3中为“是”时，即在WDT脉冲信号WDTPLS的输出停止后且在故障监视定时器的设定时间内发生了溢出时，CPUl判断三状态缓冲器5的输出电平是否为输出禁止电平(步骤S6)。如上所述，如果WDT2正常，则在WDT脉冲信号WDTPLS的输出停止后，三状态缓冲器5的输出电平应成为输出禁止电平。因此，当在上述步骤S6中为“是”时(三状态缓冲器5的输出电平为输出禁止电平时)，CPUl判断为WDT2正常，从而结束本故障诊断处理(步骤S7)，另一方面，当在上述步骤S6中为“否”时(三状态缓冲器5的输出电平为输出许可电平时)，CPUl判断为WDT2故障而结束本故障诊断处理(步骤S8)。如上所述，根据本实施方式，判断在停止对WDT2输出WDT脉冲信号WDTPLS后是否在规定时间内(故障监视定时器的设定时间内)发生了溢出，当发生了溢出时，判断三状态缓冲器5的输出电平是否成为输出禁止电平，从而能够进行WDT2的故障诊断，因此与以往的技术相比，不会增大作为监视对象的CPUl的处理负担，能够简单地进行WDT2的故障诊断。另外，本发明并不限定于上述实施方式，可举出如下的变形例。(I)在上述实施方式中，例示了在图3的步骤S6的处理中，判断三状态缓冲器5的输出电平是否为输出禁止电平的情况，但如上所述，如果WDT2为正常，则从AND电路4输出的输出使能信号OE也成为输出禁止电平，因此也可以在步骤S6中判断输出使能信号OE是否为输出禁止电平。(2)在上述实施方式中，判断停止对WDT2输出WDT脉冲信号WDTPLS后是否在规定时间内发生了溢出，即使在发生了溢出时，也通过判断三状态缓冲器5的输出电平是否成为输出禁止电平来进行TOT2的故障诊断，但也可以仅判断在停止对TOT2输出WDT脉冲信号WDTPLS后是否在规定时间内发生了溢出，从而进行WDT2的故障诊断。此时，也可以在停止对WDT2输出WDT脉冲信号WDTPLS后在规定时间内发生了溢出，判断为WDT2正常，若在规定时间内没有发生溢出，则判断为TOT2发生了故障。( 3)在上述实施方式中，作为电子控制装置A，例示了进行例如搭载于电动车或者混合动力车等以电机为动力源的车辆上的高压电池的充放电控制的电池ECU，但本发明并不限定于此，能够广泛应用于具有处理部以及监视定时器的电子控制装置，其中，所述处理部根据程序而执行规定的处理，所述监视定时器具有根据从该处理部以一定周期输出的脉冲信号而被重置的定时计数器且输出根据有没有发生溢出而反转电平的信号。
权利要求
1.一种电子控制装置，其特征在于，包括 处理部，根据程序而执行规定的处理； 监视定时器，具有定时计数器，且输出根据有没有发生溢出而反转其电平的信号，所述定时计数器根据从所述处理部以一定周期输出的脉冲信号而被重置；以及 锁定电路，锁定所述监视定时器的输出信号，并输出通过该锁定而获得的信号作为第I输出使能信号， 所述处理部在进行所述监视定时器的故障诊断时，停止输出所述脉冲信号，并基于在所述脉冲信号的输出停止后从所述锁定电路输出的所述第I输出使能信号，进行所述监视定时器的故障诊断。
2.如权利要求1所述的电子控制装置，其特征在于，还包括 AND电路，对从所述锁定电路输出的所述第I输出使能信号、与从所述处理部输出的第2输出使能信号进行逻辑与运算，并输出用于表示其运算结果的信号作为最终的输出使能信号， 所述处理部基于在停止输出所述脉冲信号后从所述锁定电路输出的所述第I输出使能信号以及从所述AND电路输出的所述输出使能信号，进行所述监视定时器的故障诊断。
3.如权利要求1所述的电子控制装置，其特征在于，还包括 AND电路，对从所述锁定电路输出的所述第I输出使能信号、与从所述处理部输出的第2输出使能信号进行逻辑与运算，并输出用于表示其运算结果的信号作为最终的输出使能信号；以及 三状态缓冲器，接入于所述处理部和输出接口之间，根据从所述AND电路输出的所述输出使能信号，将所述处理部的输出信号输出到所述输出接口， 所述处理部基于在停止输出所述脉冲信号后从所述锁定电路输出的所述第I输出使能信号以及所述三状态缓冲器的输出信号，进行所述监视定时器的故障诊断。
4.如权利要求1至3的任一项所述的电子控制装置，其特征在于， 所述锁定电路通过所述处理部的启动要因信号或者重置信号中的其中一个的输入而被重置。
全文摘要
本发明涉及电子控制装置，其包括处理部，根据程序而执行规定的处理；监视定时器，具有定时计数器，且输出根据有没有发生溢出而反转其电平的信号，所述定时计数器根据从所述处理部以一定周期输出的脉冲信号而被重置；以及锁定电路，锁定所述监视定时器的输出信号，并输出通过该锁定而获得的信号作为第1输出使能信号，所述处理部在进行所述监视定时器的故障诊断时，停止输出所述脉冲信号，并基于在所述脉冲信号的输出停止后从所述锁定电路输出的所述第1输出使能信号，进行所述监视定时器的故障诊断。
文档编号G05B23/02GK102999039SQ20121033679
公开日2013年3月27日 申请日期2012年9月12日 优先权日2011年9月14日
发明者吉川卓, 山田毅, 大保慎一, 河端雄一 申请人:株式会社京滨, 本田技研工业株式会社