S管MP2和第四PMOS管MP4的尺寸相同，所述第二电阻R2和第四电阻R4的电阻值相等。
[0068]本领域技术人员可以知道，所述第二三极管Q2和第三三极管Q3的尺寸是指三极管的面积，第二 PMOS管MP2和第四PMOS管MP4的尺寸是指MOS管的宽长比。
[0069]在本实施例提供的带隙基准电路中，I=Il+I2_IbQ2+IbQ3，I为流入输出端VOUT的电流，Il为流过第一电阻Rl的电流，12为流过第二电阻R2的电流，IbQ2为第二三极管Q2的基极电流，IbQ3为第三三极管Q3的基极电流。
[0070]由于第二三极管Q2和第三三极管Q3的尺寸相同，第二 PMOS管MP2和第四PMOS管MP4的尺寸相同，第二电阻R2和第四电阻R4的电阻值相等，所以，第二三极管Q2的基极电流IbQ2和第三三极管Q3的基极电流IbQ3的温度系数可以抵消，利用第一电阻Rl和第二电阻R2的电阻值调节电流Il和电流12的温度系数，使得电流Il和电流12的温度系数的抵消，从而得到恒定温度系数的电流I。由于流入输出端VOUT的电流I具有恒定的温度系数，所以输出端VOUT输出的基准电压也具有恒定的温度系数。
[0071]继续参考图2，本实施例所述的带隙基准电路还可以包括:第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8。
[0072]第一 PMOS管MPl的源极通过所述第五电阻R5输入所述电源电压VCC。
[0073]第二 PMOS管MP2的源极通过所述第六电阻R6输入所述电源电压VCC。
[0074]第三PMOS管MP3的源极通过所述第七电阻R7输入所述电源电压VCC。
[0075]第四PMOS管MP4的源极通过所述第八电阻R8输入所述电源电压VCC。
[0076]第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8可以进一步降低带隙基准电路的噪声。
[0077]如图3所示，本发明实施例还提供一种带隙基准电路，包括:第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Ql、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。
[0078]所述第一 PMOS管MPl的源极、第二 PMOS管MP2的源极、第三PMOS管MP3的源极和第四PMOS管MP4的源极适于输入电源电压VCC。
[0079]所述第一 PMOS管MPl的栅极连接所述第二 PMOS管MP2的漏极、第二 PMOS管MP2的栅极、第三PMOS管MP3的栅极、第四PMOS管MP4的栅极、第五三极管Q5的集电极和第六三极管Q6的基极，所述第一 PMOS管MPl的漏极连接所述第四三极管Q4的集电极、第四三极管Q4的基极和第五三极管Q5的基极；
[0080]所述第三PMOS管MP3的漏极连接所述第三电阻R3的第一端；
[0081]所述第四PMOS管MP4的漏极连接所述第六三极管Q6的集电极；
[0082]所述第四三极管Q3的发射极连接所述第一三极管Ql的集电极和第二三极管Q3的基极；
[0083]所述第五三极管Q5的发射极连接所述第二三极管Q2的集电极、第一三极管Ql的基极、第一电阻Rl的第一端和第三三极管Q3的基极；
[0084]所述第六三极管Q6的发射极连接所述第三三极管Q3的集电极；
[0085]所述第一三极管Ql的发射极接地；
[0086]所述第二三极管Q2的发射极连接所述第二电阻的第一端；
[0087]所述第三三极管Q3的发射极连接所述第四电阻的第一端；
[0088]所述第一电阻Rl的第二端、第二电阻R2的第二端、第三电阻R3的第二端和第四电阻R4的第二端接地。
[0089]在本实施例提供的带隙基准电路中，I=Il+I2-1bQ2_IbQ5+IbQ3+IbQ6，I为流入输出端VOUT的电流，Il为流过第一电阻Rl的电流，12为流过第二电阻R2的电流，IbQ2为第二三极管Q2的基极电流，IbQ3为第三三极管Q3的基极电流，IbQ5为第五三极管Q5的基极电流，IbQ6为第六三极管Q6的基极电流。
[0090]所述第二三极管Q2的尺寸大于所述第一三极管Ql的尺寸，所述第二三极管Q2和第三三极管Q3的尺寸相同，所述第五三极管Q5和第六三极管Q6的尺寸相同，所述第二PMOS管MP2和第四PMOS管MP4的尺寸相同，所述第二电阻R2和第四电阻R4的电阻值相坐寸ο
[0091]由于第二三极管Q2和第三三极管Q3的尺寸相同，第二 PMOS管MP2和第四PMOS管MP4的尺寸相同，第二电阻R2和第四电阻R4的电阻值相等，所以，第二三极管Q2的基极电流IbQ2和第三三极管Q3的基极电流IbQ3的温度系数可以抵消，第五三极管Q5的基极电流IbQ5和第六三极管Q6的基极电流IbQ6可以抵消，利用第一电阻Rl和第二电阻R2的电阻值调节电流Il和电流12的温度系数，使得电流Il和电流12的温度系数的抵消，从而得到恒定温度系数的电流I。由于流入输出端VOUT的电流I具有恒定的温度系数，所以输出端VOUT输出的基准电压也具有恒定的温度系数。
[0092]本实施例所述的带隙基准电路也可以包括:第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8。
[0093]第一 PMOS管MPl的源极通过所述第五电阻R5输入所述电源电压VCC。
[0094]第二 PMOS管MP2的源极通过所述第六电阻R6输入所述电源电压VCC。
[0095]第三PMOS管MP3的源极通过所述第七电阻R7输入所述电源电压VCC。
[0096]第四PMOS管MP4的源极通过所述第八电阻R8输入所述电源电压VCC。
[0097]第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8可以进一步降低带隙基准电路的噪声。
[0098]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种带隙基准电路，其特征在于，包括:第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一 NMOS管、第二 NMOS管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻和第四电阻； 所述第一 PMOS管的源极、第二 PMOS管的源极、第三PMOS管的源极和第四PMOS管的源极适于输入电源电压； 所述第一 PMOS管的栅极连接所述第二 PMOS管的漏极、第二 PMOS管的栅极、第三PMOS管的栅极、第四PMOS管的栅极和第二 NMOS管的漏极，所述第一 PMOS管的漏极连接所述第一 NMOS管的漏极、第一 NMOS管的栅极和第二 NMOS管的栅极； 所述第三PMOS管的漏极连接所述第三电阻的第一端； 所述第四PMOS管的漏极连接所述第三三极管的集电极； 所述第一 NMOS管的源极连接所述第一三极管的集电极和第二三极管的基极； 所述第二 NMOS管的源极连接所述第二三极管的集电极、第一三极管的基极、第一电阻的第一端和第三三极管的基极； 所述第一三极管的发射极接地； 所述第二三极管的发射极连接所述第二电阻的第一端； 所述第三三极管的发射极连接所述第四电阻的第一端； 所述第一电阻的第二端、第二电阻的第二端、第三电阻的第二端和第四电阻的第二端接地； 所述第二三极管的尺寸大于所述第一三极管的尺寸，所述第二三极管和第三三极管的尺寸相同，所述第二PMOS管和第四PMOS管的尺寸相同，所述第二电阻和第四电阻的电阻值相等。
2.如权利要求1所述的带隙基准电路，其特征在于，还包括:第五电阻，所述第一PMOS管的源极通过所述第五电阻输入所述电源电压。
3.如权利要求1所述的带隙基准电路，其特征在于，还包括:第六电阻，所述第二PMOS管的源极通过所述第六电阻输入所述电源电压。
4.如权利要求1所述的带隙基准电路，其特征在于，还包括:第七电阻，所述第三PMOS管的源极通过所述第七电阻输入所述电源电压。
5.如权利要求1所述的带隙基准电路，其特征在于，还包括:第八电阻，所述第四PMOS管的源极通过所述第八电阻输入所述电源电压。
6.一种带隙基准电路，其特征在于，包括:第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第一电阻、第二电阻、第三电阻和第四电阻； 所述第一 PMOS管的源极、第二 PMOS管的源极、第三PMOS管的源极和第四PMOS管的源极适于输入电源电压； 所述第一 PMOS管的栅极连接所述第二 PMOS管的漏极、第二 PMOS管的栅极、第三PMOS管的栅极、第四PMOS管的栅极、第五三极管的集电极和第六三极管的基极，所述第一 PMOS管的漏极连接所述第四三极管的集电极、第四三极管的基极和第五三极管的基极； 所述第三PMOS管的漏极连接所述第三电阻的第一端； 所述第四PMOS管的漏极连接所述第六三极管的集电极； 所述第四三极管的发射极连接所述第一三极管的集电极和第二三极管的基极； 所述第五三极管的发射极连接所述第二三极管的集电极、第一三极管的基极、第一电阻的第一端和第三三极管的基极； 所述第六三极管的发射极连接所述第三三极管的集电极； 所述第一三极管的发射极接地； 所述第二三极管的发射极连接所述第二电阻的第一端； 所述第三三极管的发射极连接所述第四电阻的第一端； 所述第一电阻的第二端、第二电阻的第二端、第三电阻的第二端和第四电阻的第二端接地； 所述第二三极管的尺寸大于所述第一三极管的尺寸，所述第二三极管和第三三极管的尺寸相同，所述第五三极管和第六三极管的尺寸相同，所述第二 PMOS管和第四PMOS管的尺寸相同，所述第二电阻和第四电阻的电阻值相等。
7.如权利要求6所述的带隙基准电路，其特征在于，还包括:第五电阻，所述第一PMOS管的源极通过所述第五电阻输入所述电源电压。
8.如权利要求6所述的带隙基准电路，其特征在于，还包括:第六电阻，所述第二PMOS管的源极通过所述第六电阻输入所述电源电压。
9.如权利要求6所述的带隙基准电路，其特征在于，还包括:第七电阻，所述第三PMOS管的源极通过所述第七电阻输入所述电源电压。
10.如权利要求6所述的带隙基准电路，其特征在于，还包括:第八电阻，所述第四PMOS管的源极通过所述第八电阻输入所述电源电压。
【专利摘要】一种带隙基准电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻和第四电阻。本发明的技术方案的第二三极管的基极电流和第三三极管的基极电流的温度系数可以抵消，利用第一电阻和第二电阻的电阻值调节流入输出端的电流，使其具有恒定的温度系数，所以带隙基准电路输出的基准电压也具有恒定的温度系数。
【IPC分类】G05F1-567
【公开号】CN104699164
【申请号】CN201310671596
【发明人】张富强
【申请人】展讯通信（上海）有限公司
【公开日】2015年6月10日
【申请日】2013年12月10日