一种具有指数补偿特性的带隙基准电压源的制作方法
【技术领域】
[0001] 本发明属于电子电路技术领域，具体的说涉及一种具有指数补偿特性的带隙基准 电压源。
【背景技术】
[0002] 高精度的电压源在集成电路中的应用相当广泛，是大部分模拟及混合电路中不可 缺少的部分，如模数转换器（ADC)、开关电源技术（DC-DC)、低压差线性稳压器（LDO)。在这 些电路中电压源作为比较器的基准，其精度直接影响到整个电路的精度和性能。
[0003] 在诸多产生基准电压的电路中，带隙基准具有温度系数小，电源抑制比高，精度 高，与CMOS工艺兼容等优点，具体原理是通过具有正的温度系数电压与具有负的温度系数 电压相加得到温度系数很小的输出电压。传统的带隙基准源如图1所示，其基本原理如下： 两个三极管Ql和Q2的面积比为1比N，并且由于电流镜Ml和M2的存在，Ql、Q2中流过相 同的电流，这个电流正比于温度，称为PTAT (proportional to absolute temperature)电 流，具有正的温度系数，这样就在电阻Rl上形成了和温度成正比的电压：
[0004]
[0005] 其中，K为玻尔兹曼常数，T为温度，q是电子电荷量。这个电压经过电流镜M5、M6 以一定的比例转化到电阻R2之上。
[0006] 而三极管Q3的发射结电压和温度的关系虽然很复杂，但经过合理的近似之后大 致呈现和温度成反比关系。这样：
[0007]
[0008] 其中，Vbe3为三极管的基极-发射极电压。从而输出电压就是一个与温度成正比的 电压和一个与温度成反比的电压之和。通过调整R2和Rl的比例就可以使VREF表现出零 温系数。当然，这是在忽略了 VBE中的高阶项得到的结果。
[0009] 实际上VBE不仅存在负的一次项，还存在负的高次项，而图1的基准源只考虑了其 一次项，所以随着温度的上升，最终输出的温度系数是由正变负的。
[0010]目前所提出的二次或高次补偿结构的电压源，虽然能取得一定的效果，但是这些 结构通常为通过在传统的带隙基准电路上添加很多电阻、晶体管等原件，而且还要对图1 所示的基本框架做改变来实现，因此存在电路结构复杂以及成本较高的问题。
【发明内容】
[0011] 本发明所要解决的，就是针对上述问题，提出一种具有指数补偿特性的带隙基准 电压源。
[0012] 为实现上述目的，本发明采用如下技术方案：
[0013] -种具有指数补偿特性的带隙基准电压源，如图2所示，包括第一PMOS管M1、第二 PMOS管M2、第一 NMOS管M3、第四NMOS管M4、第一三极管Ql、第二三极管Q2、第三三极管Q3、 第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管 Q9、第一电阻Rl、第二电阻R2、第三电阻R3和第四电阻R4 ;第一 PMOS管Ml的源极接电源， 其栅极接第二PMOS管M2的栅极，其漏极接第一三极管Ql的发射极、第二三极管Q2的发射 极、第三三极管Q3的发射极和第九三极管Q9的基极；第一三极管Ql的基极接第二三极管 Q2的集电极和第四三极管Q4的集电极，其集电极接第一 NMOS管M3的漏极；第一 NMOS管 M3的栅极和漏极互连，其源极接地；第二三极管Q2的基极接第三三极管Q3的基极；第三三 极管Q3的基极和集电极互连，其集电极接第五三极管Q5的集电极；第五三极管Q5的基极 接第四三极管Q4的基极，其发射极依次通过第一电阻Rl和第二电阻R2后接地；第四三极 管Q4的发射极通过第二电阻R2后接地；第六三极管Q6的集电极接电源，其基极和发射极 互连，其发射极接第七三极管Q7的基极；第七三极管Q7的集电极接电源，其发射极通过第 二电阻R2后接地；第九三极管Q9的集电极接电源，其发射极接第八三极管Q8的基极；第 九三极管Q9的发射极通过第四电阻R4后接第二NMOS管M4的漏极；第二NMOS管M4的栅 极和漏极互连，其源极接地；第二PMOS管M2的源极接电源，其栅极和漏极互连，其漏极接第 八三极管Q8的集电极；第八三极管Q8的发射极通过第三电阻R3后接地；第四三极管Q4基 极、第五三极管Q5基极、第八三极管Q8基极、第九三极管Q9发射极与第四电阻R4的连接 点为基准电压源的输出端。
[0014] 发明的有益效果为，提供了一种简单高效的指数补偿方式，第一电阻的电流为 PTAT电流，所以第一电阻上的压降会随着温度的升高而增加。第六、七三极管的电流随着温 度的升高而增加，从而使得第二电阻的电流也随着温度的升高而增加，而且低的第二电阻 的电流为第一电阻的电流和第六、七三极管的电流之和，这就等价于第二电阻的阻值随着 温度的升高而增加，即通过这种补偿方式补偿了 VBE的高阶项，这种补偿方式只用了两个 电阻，调节阻值时比较方便，可以得到更加适合自己用途的带隙基准电压，结构简单，节约 成本。
【附图说明】
[0015] 图1为传统带隙基准示意图；
[0016] 图2为本发明带隙基准电压的示意图。
【具体实施方式】
[0017] 本发明呈现的带隙基准电压源用非常简单的方式实现了指数补偿，并且只需对传 统带隙基准结构稍微改动，实现简单，可以得到较好的补偿效果。为了使本发明的目的、技 术方案和相对于其他的基准电压的特点更加清晰，下面结合附图对本发明做进一步详细的 说明。
[0018] 本发明的一种具有指数补偿特性的带隙基准电压源，如图2所示，包括第一 PMOS 管Ml、第二PMOS管M2、第一 NMOS管M3、第四NMOS管M4、第一三极管Ql、第二三极管Q2、 第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管 Q8、第九三极管Q9、第一电阻RU第二电阻R2、第三电阻R3和第四电阻R4 ;第一 PMOS管Ml 的源极接电源，其栅极接第二PMOS管M2的栅极，其漏极接第一三极管Ql的发射极、第二三 极管Q2的发射极、第三三极管Q3的发射极和第九三极管Q9的基极；第一三极管Ql的基极 接第二三极管Q2的集电极和第四三极管Q4的集电极，其集电极接第一 NMOS管M3的漏极； 第一 NMOS管M3的栅极和漏极互连，其源极接地；第二三极管Q2的基极接第三三极管Q3的 基极；第三三极管Q3的基极和集电极互连，其集电极接第五三极管Q5的集电极；第五三极 管Q5的基极接第四三极管Q4的基极，其发射极依次