通过第一电阻Rl和第二电阻R2后接 地；第四三极管Q4的发射极通过第二电阻R2后接地；第六三极管Q6的集电极接电源，其基 极和发射极互连，其发射极接第七三极管Q7的基极；第七三极管Q7的集电极接电源，其发 射极通过第二电阻R2后接地；第九三极管Q9的集电极接电源，其发射极接第八三极管Q8 的基极；第九三极管Q9的发射极通过第四电阻R4后接第二NMOS管M4的漏极；第二NMOS管 M4的栅极和漏极互连，其源极接地；第二PMOS管M2的源极接电源，其栅极和漏极互连，其 漏极接第八三极管Q8的集电极；第八三极管Q8的发射极通过第三电阻R3后接地；第四三 极管Q4基极、第五三极管Q5基极、第八三极管Q8基极、第九三极管Q9发射极与第四电阻 R4的连接点为基准电压源的输出端。
[0019] 本发明的电路体包括带隙基准部分、补偿部分，其中，带隙基准部分包括第一 PMOS 管Ml，第二PMOS管M2，第一 NMOS管M3，第二NMOS管M4，第一三极管Ql，第二三极管Q2、第 三三极管Q3、第四三极管Q4、第五三极管Q5,第八三极管Q8,第九三极管Q9,第一电阻R1， 第二电阻R2,第三电阻R3,第四电阻R4。Ml的源极、Q9的集电极接电源VDD，栅极接M2的 栅极、漏极和Q8的集电极，漏极接Q1、Q2、Q3的发射极、Q9的基极，Q2、Q3的基极与Q3的集 电极、Q5的集电极相连，Q2、Q4的集电极与Ql的基极相连，Ql的发射极接M3的栅极和漏 极，M3的源极接地，Q4、Q5、Q8的基极、Q9的发射极与R4的一端相连到输出，R4另一端与 M4的栅极、漏极相连，M4源极接地，Q5的发射极与Rl的一端相连，Q4的发射极、R2的一端 与Rl的另一端相连，R2的另一端接地，Q8的发射极与R3的一端相连，R3的另一端与地相 连。
[0020] 补偿部分包含第一三极管Q1，第六三极管Q6,第七三极管Q7,第三NMOS M3。Q6、 Q7的集电极接电源VDD，Q6基极、发射极接Q7基极，Q7发射极接Q4发射极，Ql发射极接Q2 发射极，Ql基极接Q2基极，Ql集电极接M3栅极和漏极，M3源极接地。
[0021] 具体补偿原理为：流过R2的电流随着温度的升高而线性增加，即是PTAT电流，那 么R2上的电压也会随着电流的增加而增加。Ql的作用是避免流过Q4和Q5的电流不匹配。 随着温度的升高，Q7的电流也增加，流过R2的电流也会随着温度的增加而增加，等价于R2 的阻值随着温度上升而增加。可以看出通过这种方式，补偿了 VBE中负的高阶项，即实现指 数补偿。
[0022] 流过R2的电流为：
[0023]
[0024] 其中'的电流为：
[0025]
[0026] 其中，C为一常数，Π 是一与温度无关的工艺决定的常数，β是与温度无关的常 量，A Es是三极管发射区带隙能量的衰减因子，V g。是温度为OK时三极管的基极-发射极电 压。
[0027] IQ#加使得I R2增加，输出电压为：
[0028]
[0029] 通过增加 IQ7来补偿随着VBE中负的高阶项，从而仅仅使用两个三极管就实现了 高阶补偿，同时避免了使用消耗大面积的电阻，相对于其他的补偿方式，本高阶方案完全使 用有源器件，在集成电路中易于实现、精度、面积小。
[0030] 这里的带隙基准源也包括启动电路，启动电路的启动输出端与基准电压源的输出 端相连，启动电路在基准电压建立之前为整个电路提供电流，到基准电压建立之后，启动电 路关断，由基准产生的电流为其他电路提供偏置，其余不再赘述。
【主权项】
1. 一种具有指数补偿特性的带隙基准电压源，包括第一 PMOS管M1、第二PMOS管M2、 第一 NMOS管M3、第四NMOS管M4、第一三极管Ql、第二三极管Q2、第三三极管Q3、第四三极 管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9、第一 电阻RU第二电阻R2、第三电阻R3和第四电阻R4 ;第一 PMOS管Ml的源极接电源，其栅极 接第二PMOS管M2的栅极，其漏极接第一三极管Ql的发射极、第二三极管Q2的发射极、第 三三极管Q3的发射极和第九三极管Q9的基极；第一三极管Ql的基极接第二三极管Q2的 集电极和第四三极管Q4的集电极，其集电极接第一 NMOS管M3的漏极；第一 NMOS管M3的 栅极和漏极互连，其源极接地；第二三极管Q2的基极接第三三极管Q3的基极；第三三极管 Q3的基极和集电极互连，其集电极接第五三极管Q5的集电极；第五三极管Q5的基极接第 四三极管Q4的基极，其发射极依次通过第一电阻Rl和第二电阻R2后接地；第四三极管Q4 的发射极通过第二电阻R2后接地；第六三极管Q6的集电极接电源，其基极和发射极互连， 其发射极接第七三极管Q7的基极；第七三极管Q7的集电极接电源，其发射极通过第二电阻 R2后接地；第九三极管Q9的集电极接电源，其发射极接第八三极管Q8的基极；第九三极管 Q9的发射极通过第四电阻R4后接第二NMOS管M4的漏极；第二NMOS管M4的栅极和漏极 互连，其源极接地；第二PMOS管M2的源极接电源，其栅极和漏极互连，其漏极接第八三极 管Q8的集电极；第八三极管Q8的发射极通过第三电阻R3后接地；第四三极管Q4基极、第 五三极管Q5基极、第八三极管Q8基极、第九三极管Q9发射极与第四电阻R4的连接点为基 准电压源的输出端。
【专利摘要】本发明属于电子电路技术领域，具体的说涉及一种具有指数补偿特性的带隙基准电压源。本发明的主要技术方案，提供了一种简单高效的指数补偿方式，第一电阻的电流为PTAT电流，所以第一电阻上的压降会随着温度的升高而增加。第六、七三极管的电流随着温度的升高而增加，从而使得第二电阻的电流也随着温度的升高而增加，而且低的第二电阻的电流为第一电阻的电流和第六、七三极管的电流之和，这就等价于第二电阻的阻值随着温度的升高而增加，即通过这种补偿方式补偿了VBE的高阶项，这种补偿方式只用了两个电阻，调节阻值时比较方便，可以得到更加适合自己用途的带隙基准电压，结构简单，节约成本。
【IPC分类】G05F1/56
【公开号】CN105159381
【申请号】CN201510497848
【发明人】方健, 李桂英, 周义明, 梁湛, 沈逸骅
【申请人】电子科技大学
【公开日】2015年12月16日
【申请日】2015年8月13日