压差箝位等于第五NMOS晶体管丽5的栅源电压，即VGSN5。该第五NMOS晶体管丽5的栅源电压为电压调节器的输出电压VO的另一部分。此时，电压调节器的输出电压为VO = VGSN1+VGSN5。
[0092]其中，第一 PMOS晶体管MPl为电压调节器的输出电压VO提供足够的驱动电流。
[0093]在图4中，电压调节器为低压差电压调节器，无需外接电容即可稳定电压，当将该调节器为内部电路供电时，由于无外接电容，从而节省了管脚，因此占用了较小的芯片面积，而且该电压调节器输出电压随负载电流变化较小，且输出电压能跟踪工艺变化和温度变化，以更优的电压值为负载供电，且静态电流小。
[0094]实施例四
[0095]图5为本实用新型实施例四提供的电压调节器的电路图，即电压调节器的再一种具体的实现，如图5所示，将图3箝位电路204中的第二 PMOS晶体管MP2替换为第一电阻Rl0
[0096]第一 NMOS晶体管丽1、第二 NMOS晶体管丽2、第三NMOS晶体管丽3、第四NMOS晶体管MN4、第一电流源I1、第二电流源12间的电路连接关系和图3相同。
[0097]第一电阻Rl的一端和所述第四NMOS晶体管MN4的源极、第二 NMOS晶体管丽2的漏极连接，第一电阻Rl的另一端和所述第一 PMOS晶体管MPl的漏极、电压调节器的输出端连接。
[0098]第一 PMOS晶体管MPl的栅极和第二电流源12的负端连接，第一 PMOS晶体管MPl的源极和第二电流源12的正端相连，第一 PMOS晶体管MPl的漏极和电压调节器的输出端连接。
[0099]在图5中，和图3—样，第一 NMOS晶体管丽I的栅源电压VGSNl为电压调节器的输出电压VO的一部分。
[0100]其中，第一 NNOS晶体管丽I为第一镜像晶体管，第二 NMOS晶体管丽2为第二镜像晶体管，第三NMOS晶体管丽3为第一钳制晶体管，第四NMOS晶体管MN4为第二钳制晶体管，第一 PMOS晶体管MPl为输出晶体管；第一电流源Il包括第一连接端和连接至第一电源端的第二连接端，第二电流源12包括第一连接端和连接至第一电源端的第二连接端；第一钳制晶体管，其源级作为第一节点，其漏极与第一电流源的第一连接端相连；第二钳制晶体管，其源级作为第二节点，其漏极与第二电流源的第一连接端相连，其栅极与第一钳制晶体管的栅极相连；第一镜像晶体管，其源级接第二电源端，其漏极与第一节点相连；第二镜像晶体管，其源级接第二电源端，其漏极与第二节点相连，其栅极与第一镜像晶体管的栅极相连；输出晶体管，其源级与第一电源端相连，其漏极作为电压调节器的输出端，其栅极与第二电流源的第一连接端相连；钳位电路，其连接与第二节点和电压调节器的输出端之间。第一钳制晶体管的栅极与其漏极相连，第一镜像晶体管的栅极与其漏极相连。
[0101]当钳位电路为电阻时，该电阻为第一电阻R1，所述电阻的一端与电压调节器的输出端相连接，所述电阻的另一端与第二节点相连接。
[0102]第一钳制晶体管、第二钳制晶体管、第一镜像晶体管和第二镜像晶体管为NMOS晶体管，第一电源端为输入电源端，第二电源端为接地端。
[0103]第一 NMOS晶体管MNl和第二 NMOS晶体管MN2构成匹配的电流镜，第二 NMOS晶体管丽2复制第一 NMOS晶体管丽I的电流，复制比例为N，N可以为I或其它值，第二 NMOS晶体管MN2复制第一 NMOS晶体管MNl的电流后的镜像电流，作为第一电阻Rl的输入电流，第一电阻Rl将第二节点电压V2和电压调节器的输出电压VO的电压差箝位等于IN2*R1，其中，IN2为第二 NMOS晶体管丽2的漏极电流，此时，该箝位电压IN2*R1作为电压调节器的输出电压VO的另一部分。此时，电压调节器的输出电压为VO = VGSN1+IN2*R1。
[0104]其中，第一 PMOS晶体管MPl为电压调节器的输出电压VO提供足够的驱动电流。
[0105]在图5中，电压调节器为低压差电压调节器，无需外接电容即可稳定电压，当将该调节器为内部电路供电时，由于无外接电容，从而节省了管脚，因此占用了较小的芯片面积，而且该电压调节器输出电压随负载电流变化较小，且输出电压能跟踪工艺变化和温度变化，以更优的电压值为负载供电，且静态电流小。
[0106]在一个优选的实施例中，N大于I，这样第一电阻Rl在选择时可以选电阻值较小的电阻，可以进一步减小占用芯片的面积。
[0107]实施例五
[0108]图6为本实用新型实施例五提供的电压调节器的电路图，即电压调节器的再一种具体的实现，如图6所示，电压调节器还包括第一电容Cl和第二电容C2。
[0109]第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一 PMOS晶体管MPl、第二 PMOS晶体管MP2、第一电流源I1、第二电流源12间的电路连接关系和图3相同。
[0110]其中，第一镜像晶体管为第一 NMOS晶体管丽I，第二镜像晶体管为第二 NMOS晶体管丽2，第一钳制晶体管为第三NMOS晶体管丽3，第二钳制晶体管为第四NMOS晶体管MN4，输出晶体管为第一 PMOS晶体管MPl，钳位电路为第二 PMOS晶体管MP2，第一电源端为输入电源端，第二电源端为接地端。第一电容Cl，其一端和第二电流源12的第一连接端、输出晶体管的栅极相连，其另一端电压调节器的输出端相连；
[0111]所述第二电容，其一端和第二电源端相连，其另一端和电压调节器的输出端相连。
[0112]和图3的电路连接不同之处在于，第一电容Cl的一端和第一 PMOS晶体管MPl的栅极、第二电流源12的负端、第四NMOS晶体管MN4的漏极连接，第一电容Cl的另一端和所述第一 PMOS晶体管MPl的漏极、第二 PMOS晶体管MP2的源极、电压调节器的输出端连接；
[0113]第二电容C2的一端接地，所述第二电容C2的另一端和所述电压调节器的输出端连接。
[0114]当将该电压调节器应用于供电电路时，在电压调节器的输出电压VO和第一 PMOS晶体管MP2之间连接第一电容Cl，在电压调节器的输出电压VO和地之间连接第二电容C2，有助于稳定电压调节器的输出电压V0，减小输出电压VO的波动。当供电电路的负载瞬间增大时，电压调压器环路自身反应较慢时，第一电容Cl和第二电容C2可以临时提供电荷，避免输出电压VO下降太多。其中，第一电容Cl和第二电容C2的作用是不同的，第二电容C2提供电压调节器的负反馈环路的稳定性补偿，其提供的稳定性补偿与第一电容Cl维持输出电压稳定是完全不同的概念，在电压调节器的负反馈环路的相位裕度不足时，会导致自激振荡，通过相位补偿，则可以增加相位裕度，从而保证较好的环路稳定性。从频率上看第一电容Cl为电压调节器产生一个低频主极点，同时将位于输出的次极点推向更高频，实现极点分离效果，这样有助于增加相位裕度，提高环路稳定性。
[0115]可以理解的是，在图6中，可以仅添加第一电容Cl，或者仅添加第二电容C2，以稳定电压调节器的输出电压。
[0116]需要说明的是，在图4和图5的电压调节器电路中，也可以添加第一电容Cl以稳定电压调节器的输出电压，减小输出电压波动，或者，添加第二电容C2，以提供负反馈环路的稳定性补偿，提高环路稳定性，或者，同时添加第一电容Cl和第二电容C2，以稳定电压调节器的输出电压。
[0117]在图6中，电压调节器无需外接电容即可稳定，当将该调节器为内部电路供电时，节省了管脚，从而减小了芯片面积，输出电压随负载电流变化较小，且输出电压能跟踪工艺变化和温度变化，以更优化的输出电压为负载供电，且该电压调节器的静态电流较小。
[0118]实施例六
[0119]图7为本实用新型实施例六提供的电压调节器的电路图，即电压调节器的再一种具体的实现，如图6所示，在图3电路的基础上，第一 NMOS晶体管丽I和第二 NMOS晶体管MN2共源共栅连接，第一 NMOS晶体管MNl的栅极和第三NMOS晶体管MN3的漏极连接，在电压调节器电路中添加第二电阻R2。
[0120]第二电阻R2的一端和第一 NMOS晶体管丽I的栅极、第三NMOS晶体管丽3的漏极连接，所述第二电阻R2的另一端和第三NMOS晶体管MN3的栅极、第四NMOS晶体管MN4的栅极、第一电流源Il的负端连接。
[0121]其中，第一镜像晶体管为第一 NMOS晶体管丽I，第二镜像晶体管为第二 NMOS晶体管丽2，第一钳制晶体管为第三NMOS晶体管丽3，第二钳制晶体管为第四NMOS晶体管MN4，输出晶体管为第一 PMOS晶体管MPl，钳位电路为第二 PMOS晶体管MP2，第一电源端为输入电源端，第二电源端为接地端。
[0122]第一电容Cl，其一端和第二电流源12的第一连接端、输出晶体管的栅极相连，其另一端电压调节器的输出端相连；
[0123]所述第二电容，其一端和第二电源端相连，其另一端和电压调节器的输出端相连。
[0124]图7中的连接方式，有助于比图3中的最低电源工作电压更低。
[0125]在图3中的第一电流源I1、第三NMOS晶体管丽3、第一 NMOS晶体管丽I构成第一支路，该第一支路所需要的最低电源工作电压为VGSN1+VGSN3+Vdsat，其中，VGSNl为第一NMOS晶体管MNl的栅源电压，VGSN3为第三NMOS晶体管MN3的栅源电压，Vdsat为第一电流源Il的饱和压降。
[0126]对于5V器件来说，第一 NMOS晶体管丽I的栅源电压VGSNl和第三NMOS晶体管丽3的栅源电压VGSN3分别需要最大IV左右的电压，而第一电流源Il对应的饱和压降Vdsat约需0.2V，则该第一支路的最低工作电压至少需要2.2V。
[0127]在图7中，第一电流源I1、第一 NMOS晶体管丽1、第二电阻R2构成第一支路，该第一支路所需要的最低电源工作电压为VGSN1+VR2+Vdsat，其中VGSNl为第一 NMOS晶体管丽I的栅源电压，VR2为第二电阻上的电压降，Vdsat为电流源Il的饱和压降。第二电阻R2的作用是为第三NMO