S晶体管丽3提供栅极偏置电压，使得第三NMOS晶体管丽3在工作状态下能起到放大作用。
[0128]对于5V器件为例，第一 NMOS晶体管丽I的栅源电压VGSNl需至少IV，第二电阻R2的电压VR2需0.1V，第一电流源Il的饱和压降Vdsat需0.2V，则最低工作电压为1.3V，因此，图7中的最低电源工作电压低于图3中最低电源工作电压。
[0129]图7中第三NMOS晶体管丽3和第四NMOS晶体管MN4的功能仍为调整第一节点电压Vl等于第二节点电压V2。第一 NMOS晶体管丽I和第二 NMOS晶体管丽2构成的电流镜作用和图3相同，即其镜像电流作为第二 PMOS晶体管MP2的偏置电流，使得第二 PMOS晶体管MP2的电流复制第一 NMOS晶体管丽I的电流，复制比例可以为N，N为I或任意值。
[0130]第一 PMOS晶体管MPl为电压调节器的输出电压VO提供驱动电流。
[0131]需要说明的是，第二电阻R2的连接方式同样适用于图4-图6中，使得电压调节器的最低工作电源更低。
[0132]在图7中，电压调节器无需外接电容即可稳定，当将该调节器为内部电路供电时，节省了管脚，从而减小了芯片面积，，输出电压随负载电流变化较小，且输出电压能跟踪工艺变化和温度变化，以更优化的输出电压为负载供电，且该电压调节器的静态电流较小。
[0133]专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能宄竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。
[0134]以上所述的【具体实施方式】，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的【具体实施方式】而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种电压调节器，其特征在于，所述电压调节器包括:偏置电路，电流镜电路，放大器，箝位电路，输出电路； 偏置电路，与电源相连接，用于为所述放大器的一端和所述电流镜电路提供第一偏置电流，为所述放大器的另一端提供第二偏置电流； 电流镜电路，与放大器和箝位电路相连接，用于将所述第一偏置电流镜像为镜像电流，并将所述镜像电流提供给所述箝位电路，以作为所述箝位电路的偏置电流； 放大器，与偏置电路和输出电路相连接，用于对在所述第一偏置电流下产生的第一节点电压Vl和在所述第二偏置电流下产生的第二节点电压V2进行调整，使得所述第二节点电压V2等于第一节点电压Vl，并将所述第二节点电压V2作为所述电压调节器的输出电压VO的一部分； 箝位电路，与放大器相连接，用于对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压，所述箝位电压作为所述电压调节器的输出电压VO的另一部分； 输出电路，其第一端与放大器相连接，第二端与箝位电路相连接，第三端与电源相连接，用于为所述电压调节器的输出电压VO提供驱动电流。
2.根据权利要求1项所述的电压调节器，其特征在于，所述偏置电路包括第一电流源Il和第二电流源12，所述电流镜电路包括第一 NMOS晶体管丽I和第二 NMOS晶体管丽2，所述放大器包括第三NMOS晶体管MN3和第四NMOS晶体管MN4，所述输出电路包括第一 PMOS晶体管MPl ； 所述第一 PMOS晶体管MPl的栅极为所述输出电路的第一端，所述第一 PMOS晶体管MPl的漏极为所述输出电路的第二端，所述第一 PMOS晶体管MPl的源极为所述输出电路的第三端; 所述第一 NMOS晶体管MNl和所述第二 NMOS晶体管MN2共栅共源连接，所述第一 NMOS晶体管丽I的栅极和所述第三NMOS晶体管丽3的源极连接，所述第三NMOS晶体管丽3和所述第四NMOS晶体管共栅连接，所述第三NMOS晶体管MN3的漏极和所述第一电流源I1、第一 PMOS晶体管MPl的栅极连接，所述第四NMOS晶体管MN4的漏极和所述第二电流源12连接，所述第四NMOS晶体管MN4的源极和所述第二 NMOS晶体管MN2的漏极连接，所述第一PMOS晶体管MPl的源极和所述第一电流源Il的正端相连接； 所述第一电流源Il为所述第三NMOS晶体管丽3和所述第一 NMOS晶体管丽I提供第一偏置电流； 所述第二电流源12为所述第四NMOS晶体管MN4提供第二偏置电流。
3.根据权利要求2所述的电压调节器，其特征在于，所述箝位电路包括第二PMOS晶体管 MP2 ； 所述第二 PMOS晶体管MP2的漏极和栅极连接，并和所述第二 NMOS晶体管丽2的源极、第四NMOS晶体管MN4的漏极连接，所述第二 PMOS晶体管MP2的源极和所述第一 PMOS晶体管MPl的漏极连接； 所述第二 PMOS晶体管MP2对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。
4.根据权利要求2所述的电压调节器，其特征在于，所述箝位电路包括第五NMOS晶体管 MN5 ； 所述第五NMOS晶体管丽5的栅极和漏极连接，并和所述第一 PMOS晶体管MPl的漏极连接，所述第五NMOS晶体管丽5的源极和所述第二 NMOS晶体管丽2的漏极连接； 所述第五NMOS晶体管丽5对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。
5.根据权利要求2所述的电压调节器，其特征在于，所述箝位电路包括第一电阻Rl; 所述第一电阻Rl的一端和所述第四NMOS晶体管MN4的源极、所述第二 NMOS晶体管MN2的漏极连接，所述第一电阻Rl的另一端和所述第一 PMOS晶体管MPl的漏极、电压调节器的输出端连接； 所述第一电阻Rl对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。
6.根据权利要求3所述的电压调节器，其特征在于，所述电压调节器还包括第一电容Cl和第二电容C2 ； 所述第一电容Cl的一端和第一 PMOS晶体管MPl的栅极、第二电流源12的负端、第四NMOS晶体管MN4的漏极连接，所述第一电容Cl的另一端和所述第一 PMOS晶体管MPl的漏极、第二 PMOS晶体管MP2的源极、电压调节器的输出端连接；所述第二电容C2的一端接地，所述第二电容C2的另一端和所述电压调节器的输出端连接。
7.根据权利要求1-2任一项所述的电压调节器，其特征在于，所述电压调节器还包括:第二电阻R2 ； 所述第二电阻R2的一端和第一 NMOS晶体管丽I的栅极、第三NMOS晶体管丽3的漏极连接，所述第二电阻R2的另一端和第三NMOS晶体管MN3的栅极、第四NMOS晶体管MN4的栅极、第一电流源Il的负端连接； 所述第二电阻R2，用于为所述第三NMOS晶体管MN3提供栅极偏置电压。
8.一种电压调节器，其特征在于，所述电压调节器包括: 第一电流源，提供第一偏置电流，其包括第一连接端和连接至第一电源端的第二连接端； 第二电流源，提供第二偏置电流，其包括第一连接端和连接至第一电源端的第二连接端； 第一钳制晶体管，其源级作为第一节点，其漏极与第一电流源的第一连接端相连； 第二钳制晶体管，其源级作为第二节点，其漏极与第二电流源的第一连接端相连，其栅极与第一钳制晶体管的栅极相连； 第一镜像晶体管，其源级接第二电源端，其漏极与第一节点相连； 第二镜像晶体管，其源级接第二电源端，其漏极与第二节点相连，其栅极与第一镜像晶体管的栅极相连； 输出晶体管，其源级与第一电源端相连，其漏极作为电压调节器的输出端，其栅极与第二电流源的第一连接端相连； 钳位电路，其连接于第二节点和电压调节器的输出端之间。
9.根据权利要求8所述的电压调节器，其特征在于， 所述钳位电路为电阻、PMOS晶体管和NMOS晶体管中的一个； 在钳位电路为PMOS晶体管时，所述PMOS晶体管的栅极和漏极与第二节点相连接，所述PMOS晶体管的源极与电压调节器的输出端相连接； 在钳位电路为NMOS晶体管时，所述NMOS晶体管的栅极和漏极与电压调节器的输出端相连接，所述NMOS晶体管的源极与第二节点相连接； 在钳位电路为电阻时，所述电阻的一端与电压调节器的输出端相连接，所述电阻的另一端与第二节点相连接， 所述第一钳制晶体管的栅极与其漏极相连，所述第一镜像晶体管的栅极与其漏极相连， 第一钳制晶体管、第二钳制晶体管、第一镜像晶体管和第二镜像晶体管为NMOS晶体管，第一电源端为输入电源端，第二电源端为接地端。
10.根据权利要求8所述的电压调节器，其特征在于，所述电压调节器还包括:第一电容和第二电容； 所述第一电容，其一端与第二电流源的第一连接端、输出晶体管的栅极相连，其另一端与电压调节器的输出端相连； 所述第二电容，其一端与第二电源端相连，其另一端与电压调节器的输出端相连。
【专利摘要】本实用新型涉及一种电压调节器，包括：偏置电路，为放大器的一端和电流镜电路提供第一偏置电流，为放大器的另一端提供第二偏置电流；电流镜电路，将第一偏置电流镜像为镜像电流，并将镜像电流提供给箝位电路；放大器，对在第一偏置电流下产生的第一节点电压和在第二偏置电流下产生的第二节点电压进行调整，使得第二节点电压等于第一节点电压；箝位电路对电压调节器的输出电压和第二节点电压的电压差箝位，以产生箝位电压；输出电路，为电压调节器的输出电压VO提供驱动电流。本实用新型实施例提供的电压调节器无需外接电容即可稳定，结构简单、占用芯片面积更小，输出电压随负载电流的变化较小，能跟踪工艺变化和温度变化，且静态电流较小。
【IPC分类】G05F1-56
【公开号】CN204314761
【申请号】CN201420717516
【发明人】王钊
【申请人】无锡中星微电子有限公司
【公开日】2015年5月6日
【申请日】2014年11月25日