专利名称：一种改善多器件jtag链信号完整性的装置及方法
技术领域：
本发明涉及JTAG(Joint Test Action Group，联合测试行动小组)链信号的拓扑 结构及其方法，尤其涉及通信技术领域中承载网业务类单板上改善多器件JTAG链信号完 整性的装置及方法。
背景技术：
JTAG是一种国际标准测试协议(IEEE 1149. 1兼容)，它用于电路的边界扫描测试 和可编程芯片的在线编程。现在多数的高级器件都支持JTAG协议，如微控制器单元(MCU， Micro-Cotrolling Unit)、数字信号处理器(DSP，Digital Signal Processor)以及现场可 编程门阵列(FPGA，Field Programmable Gate Array)器件等。标准的JTAG接口是4线，包括模式选择线TMS、时钟线TCK、数据输入线TDI以及 数据输出线TDO ；有的JTAG接口是5线，除了前述的4线外还包括复位线TRST。JTAG协议允许将多个器件通过JTAG接口串联在一起，形成一个JTAG链，实现对各 个器件分别测试或编程。JTAG链的拓扑结构通常采用菊花链的结构，如图1所示。其中，来 自JTAG插座的源端信号TCK、TMS和TRST，分别连接到串入JTAG链上的器件1 器件η对 应的JTAG电路模式选择管脚(TMS)、时钟管脚(TCK)以及JTAG电路复位管脚(TRST)。当JTAG链上器件较少时，菊花链的拓扑结构尚可以保证TCK、TMS等的信号完整 性。但是当JTAG链上的器件较多时，将由于走线长度的增加和各信号在器件管脚的反射导 致TCK、TMS等信号的劣化，诸如严重的信号过冲和回沟问题，由此不能保证信号的完整性。为了改善信号的完整性，通常要在信号的源端或终端做匹配设计，并通过仿真来 确定匹配电阻的阻值，而且要在仿真结果和实际情况比较接近的情况下，才能保证设计的 正确性。可见现有的改善信号完整性的做法存在繁琐的仿真设计或仿真可能不确定的问 题，它们均会影响信号完整性的保证。
发明内容
本发明所要解决的技术问题是提供一种改善多器件JTAG链信号完整性的装置及 方法，能够有效地避免信号衰减及隔离多器件分支信号在器件管脚上反射的影响。为了解决上述技术问题，本发明提供了一种改善多器件JTAG链信号完整性的装 置，包括JTAG插座和串入JTAG链上分别含JTAG电路的多个器件；此外，还包括连接在所述 JTAG插座和所述多个器件之间的驱动器模块，其中驱动器模块，用于将JTAG插座引出的每一源端信号通过相应的驱动器驱动后，输 出给多个器件相应的信号端。进一步地，JTAG插座引出的源端信号，包括时钟信号和模式选择信号；时钟信号引入到驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的多端 输出管脚分别连接到多个器件对应的JTAG电路时钟管脚；模式选择信号引入到驱动器模块中第二驱动器的输入管脚，该第二驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路模式选择管脚。进一步地，JTAG插座引出的源端信号，包括时钟信号、模式选择信号以及复位信 号；时钟信号引入到驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的多端 输出管脚分别连接到多个器件对应的JTAG电路时钟管脚；模式选择信号引入到驱动器模块中第二驱动器的输入管脚，该第二驱动器的多端 输出管脚分别连接到多个器件对应的JTAG电路模式选择管脚；复位信号引入到所述驱动器模块中第三驱动器的输入管脚，该第三驱动器的多端 输出管脚分别连接到多个器件对应的JTAG电路复位管脚。进一步地，在驱动器模块和多个器件之间还连接有一匹配网络，其中第一驱动器的多端输出管脚分别通过匹配网络中相应的匹配器件连接到多个器 件对应的JTAG电路时钟管脚。进一步地，匹配网络中相应的匹配器件是电阻器件。为了解决上述技术问题，本发明提供了一种改善多器件JTAG链信号完整性的方 法，涉及JTAG插座和串入JTAG链上的多个器件，该方法包括将JTAG插座引出的每一源端信号通过相应的驱动器驱动，然后分别输出到JTAG 链上的多个器件相应的信号端。进一步地，JTAG插座引出的源端信号包括时钟信号和模式选择信号；或者包括时钟信号、模 式选择信号以及复位信号。进一步地，在将时钟信号通过驱动器驱动后输出到多个器件相应的信号端之前， 还包括将经过驱动输出的多分支时钟信号经匹配网络中相应的匹配器件进行匹配处理；输出到多个器件相应的时钟信号端的是经过匹配处理的多分支时钟信号。进一步地，根据经过驱动输出的多分支时钟信号的特点，将匹配网络中的匹配器件设计为电 阻器件。进一步地，通过仿真确定匹配器件的参数值。本发明提供的改善多器件JTAG链信号完整性的装置，通过采用一种伪星形的拓 扑结构，即在信号源端增加驱动器模块，有效地避免了多器件分支带来的信号衰减，同时隔 离了各分支信号在器件管脚上的反射对其它分支信号的影响，极大程度地保证了信号的完 整性，且链路上的信号完整性不受链路上器件数目的限制；另外，由于信号匹配设计简单， 由此简化了信号仿真过程，提高了仿真设计的效率和可靠性。
图1是现有的采用JTAG链的菊花链拓扑结构示意图；图2是本发明的改善多器件JTAG链信号完整性的装置实施例一的结构示意图；图3是本发明的改善多器件JTAG链信号完整性的装置实施例二的结构示意图；图4是本发明的改善多器件JTAG链信号完整性的装置实施例三的结构示意图。
具体实施例方式下面结合附图和优选实施例对本发明的技术方案进行详细地阐述。以下例举的实 施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。本发明提供的改善多器件JTAG链信号完整性的装置实施例一，其结构如图2所 示，除了包括JTAG插座和串入JTAG链上的多个器件(1 η)外，还包括接入在JTAG插座 和多个器件(1 η)之间的驱动器模块，其中JTAG插座，用于将引出的各源端信号输出给驱动器模块；引出的源端信号包括时钟信号(TCK)、模式选择信号(TMQ ；或者包括时钟信号 (TCK)、模式选择信号(TMS)以及复位信号(TRST)。驱动器模块，用于将输入的每一源端信号通过相应的驱动器驱动后，输出给JTAG 链上的多个器件(1 η)相应的信号端。具体地，将来自JTAG插座的源端信号TCK、TMS和TRST引入到延时较小的驱动 器模块中譬如三个驱动器(图中未示)的单端输入管脚，其中第一驱动器的多端输出管脚 TCKl TCKn分别连接到多个器件(1 η)对应的JTAG电路时钟管脚(TCK)，第二驱动器 的多端输出管脚TMSl TCKn分别连接到多个器件(1 η)对应的JTAG电路模式选择管 脚(TMS)，第三驱动器的多端输出管脚TRSTl TRSTn分别连接到多个器件(1 η)对应的 JTAG电路模式的复位管脚(TRST)。上述装置实施例在拓扑形式上类似星形拓扑，但却与星形拓扑有着本质上的不 同，因此称其为伪星形拓扑结构。JTAG插座引出的源端信号(来自JTAG仿真器的)经配有多个驱动器的驱动器模 块的驱动后，再引入到JTAG链上各个器件(1 η)对应的信号管脚，由此有效地避免了多 器件分支带来的信号衰减，同时通过驱动器模块隔离了各分支信号在器件管脚上反射的影 响，从而改善了信号的完整性。当时钟信号TCK频率较高，且因串入JTAG链上的器件数目也较多，在此情况下需 要将驱动后的多路时钟TCK信号通过匹配网络进行匹配处理，以进一步保证信号的完整 性。如图3所示，是本发明提供的改善多器件JTAG链信号完整性的装置实施例二的结 构，它是在图2所示的实施例一基础上，将驱动器模块输出的多路时钟信号(TCK1 TCKn)， 经过一个匹配网络对每一路时钟信号进行相应的匹配，由此进一步隔离了单个分支信号在 器件管脚上的反射对该分支信号的影响，从而极大程度地保证了信号的完整性。具体地，除了源端信号TMS和TRST的连接与实施例一相同外，将来自JTAG插座的 源端信号TCK引入到延时较小的驱动器模块中第一驱动器(图中未示)的单端输入管脚， 该第一驱动器的多端输出管脚TCKl TCKn连接到一匹配网络中相应的匹配器件(图中未 示)的一端，相应的匹配器件的另一端则连接到多个器件(1 η)对应的JTAG电路时钟管 脚(TCK)。图4是上述实施例二中匹配网络的具体实施例，即通过电阻器件作为匹配网络中 相应的匹配器件。也即将来自JTAG插座的源端信号TCK引到驱动器模块中第一驱动器(图 中未示)的单端输入管脚，该第一驱动器的多端输出管脚TCKl TCKn分别相应地连接到 匹配电阻(Rl 1 )的一端，匹配电阻的另一端则相应地连接到多个器件(1 η)对应的JTAG电路时钟管脚(TCK)。匹配电阻(1 η)的阻值可通过仿真来确定。实际上，图3中所示的匹配网络也可以具体根据驱动输出的时钟信号TCKl TCKn 的特点，设计通过容性或感性器件实现，譬如由电容或电感组成匹配网络。或者，可通过阻 性器件、容性或感性器件中任意二种或三种的组合器件实现。本发明针对上述装置实施例，还相应地提供了改善多器件JTAG链信号完整性的 方法实施例，包括将JTAG插座引出的各源端信号进行驱动，然后分别输出给JTAG链上的多个器件 (1 η)相应的信号端。JTAG插座引出的源端信号包括时钟信号(TCK)、模式选择信号(TMS)；或者包括时 钟信号(TCK)、模式选择信号(TMS)以及复位信号(TRST)。该方法还包括将经过驱动输出的多分支时钟信号(TCK1 TCKn)经匹配网络相应的匹配处理 后，再输出给JTAG链上的多个器件(1 η)相应的时钟信号端。其中，匹配网络根据多分支时钟信号的特点设计为阻性器件、容性器件及感性器 件中的任意一种，或者是阻性、容性及感性器件中的任意二种或三种组合的器件。
权利要求
1.一种改善多器件JTAG链信号完整性的装置，包括JTAG插座和串入JTAG链上分别含 JTAG电路的多个器件，其特征在于，还包括连接在所述JTAG插座和所述多个器件之间的驱 动器模块，其中所述驱动器模块，用于将所述JTAG插座引出的每一源端信号通过相应的驱动器驱动 后，输出给所述多个器件相应的信号端。
2.按照权利要求1所述的装置，其特征在于，所述JTAG插座引出的源端信号，包括时钟 信号和模式选择信号；所述时钟信号引入到所述驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的 多端输出管脚分别连接到所述多个器件对应的JTAG电路时钟管脚；所述模式选择信号引入到所述驱动器模块中第二驱动器的输入管脚，该第二驱动器的 多端输出管脚分别连接到所述多个器件对应的JTAG电路模式选择管脚。
3.按照权利要求1所述的装置，其特征在于，所述JTAG插座引出的源端信号，包括时钟 信号、模式选择信号以及复位信号；所述时钟信号引入到所述驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的 多端输出管脚分别连接到所述多个器件对应的JTAG电路时钟管脚；所述模式选择信号引入到所述驱动器模块中第二驱动器的输入管脚，该第二驱动器的 多端输出管脚分别连接到所述多个器件对应的JTAG电路模式选择管脚；所述复位信号引入到所述驱动器模块中第三驱动器的输入管脚，该第三驱动器的多端 输出管脚分别连接到所述多个器件对应的JTAG电路复位管脚。
4.按照权利要求2或3所述的装置，其特征在于，在所述驱动器模块和所述多个器件之 间还连接有一匹配网络，其中所述第一驱动器的多端输出管脚分别通过所述匹配网络中相应的匹配器件连接到所 述多个器件对应的JTAG电路时钟管脚。
5.按照权利要求4所述的装置，其特征在于，所述匹配网络中相应的匹配器件是电阻 器件。
6.一种改善多器件JTAG链信号完整性的方法，涉及JTAG插座和串入JTAG链上的多个 器件，该方法包括将所述JTAG插座引出的每一源端信号通过相应的驱动器驱动，然后分别输出到所述 JTAG链上的多个器件相应的信号端。
7.按照权利要求6所述的方法，其特征在于，所述JTAG插座引出的源端信号包括时钟信号和模式选择信号；或者包括时钟信号、模 式选择信号以及复位信号。
8.按照权利要求7所述的方法，其特征在于，在将所述时钟信号通过所述驱动器驱动 后输出到所述多个器件相应的信号端之前，还包括将经过驱动输出的多分支时钟信号经 匹配网络中相应的匹配器件进行匹配处理；输出到所述多个器件相应的时钟信号端的是经过所述匹配处理的多分支时钟信号。
9.按照权利要求8所述的方法，其特征在于，根据所述经过驱动输出的多分支时钟信号的特点，将所述匹配网络中的所述匹配器件 设计为电阻器件。
10.按照权利要求8或9所述的方法，其特征在于，通过仿真确定所述匹配器件的参数值。
全文摘要
本发明提供了一种改善多器件JTAG链信号完整性的装置及方法，其中装置包括JTAG插座和串入JTAG链上分别含JTAG电路的多个器件；此外，还包括连接在所述JTAG插座和所述多个器件之间的驱动器模块；其中，驱动器模块将JTAG插座引出的每一源端信号通过相应的驱动器驱动后，输出给多个器件相应的信号端。本发明通过在信号源端增加驱动器模块有效地避免了多器件分支带来的信号衰减，同时隔离了各分支信号在器件管脚上的反射对其它分支信号的影响，极大程度地保证了信号的完整性，且链路上的信号完整性不受链路上器件数目的限制。
文档编号G06F17/50GK102043879SQ201010526910
公开日2011年5月4日 申请日期2010年10月29日 优先权日2010年10月29日
发明者孙玉洁, 方磊 申请人:中兴通讯股份有限公司