专利名称：一种用于芯片静电保护验证方法及其验证装置的制作方法
技术领域：
本发明涉及一种静电保护验证技术，更具体地，涉及ー种基于ニ极管网络的芯片静电保护验证方法及其验证装置。
背景技术：
静电放电(ESD)在集成电路产业中造成的电路失效占有相当大的比重，随着电路的集成度増加、栅氧厚度减薄、多电源、混合信号模块在复杂电路中的运用、更大的芯片寄生电容和更高的工作频率，这些都会导致先进器件和电路对ESD更加敏感。也就是说，静电保护(ESD)是所有半导体芯片设计的关键一歩，决定了芯片的可靠性及使用寿命。随着芯片复杂性的増加，芯片的输出管脚也随之增加，进ー步増加了静电保护设计难度。长期以来，静电保护的设计基本还是根据经验，各企业及研究単位根据自己的经验来进行静电保护的设计，缺乏ー种标准化、可移植和便捷的检验方法。传统上，采用如图I所示的两管脚I和2之间的静电保护结构。当管脚I为高电平，管脚2为低电平时，静电荷的泻放路径如图I中的曲线所示，类I和类2是静电保护器件。类I器件单向导通的器件，一般为ニ极管，类2器件为可双向导通的夹脚clamp器件。由图可见，如果管脚数到达40，那么就至少需要检查1560种静电荷放电路径，工作量很大，而且会影响完备性和准确性。因此，找到ー种方便，可靠的芯片静电保护检验方法，就显得非常必要。
发明内容
为克服现有技术的上述缺陷，本发明提出一种用于芯片静电保护验证方法及其验证装置。根据本发明的ー个方面，提出了一种用于芯片静电保护的验证装置，该静电保护验证装置为网络结构，其中在所述网络结构中包括多个静电保护验证子単元、多组电源端以及多组单元接地端；在所述网络中包括第一类静电保护器件、第二类静电保护器件和第三类静电保护器件；其中每个静电保护验证子単元包括两个第一类静电保护器件和ー个第ニ类静电保护器件，两个第一类静电保护器件串联连接后，与第二类静电保护器件并联连接；其中，该并联结构中，其中ー个第一类静电保护器件的阴极和该第二类静电保护器件的一端分别与电源连接；另ー个第一类静电保护器件的阳极和第二类静电保护器件的另一端分别与地连接；在串联方向的任意两个静电保护验证子単元的电源端之间布置ー个第三类静电保护器件。根据本发明的另一方面，提出了一种用于芯片静电保护验证方法，该方法包括以下步骤建立參数化的ニ极管物理模型；构建静电保护ニ极管网络；采用所述静电保护ニ极管网络进行静电保护验证；同时在所述静电保护ニ极管网络中包括类I静电保护器件、 类2静电保护器件、类3静电保护器件。本发明通过在芯片管脚及片内关键节点建立一个ニ极管网络，然后通过对此网络进行SPICE仿真，快速及完整的检验全芯片的静电保护架构的完备性和可靠性。并通过灵活调整ニ极管的物理參数模型，可以十分方便的对各种芯片进行仿真检验。使用这种方法可以大大减少静电设计和检验周期，提高可靠性，并极大的节约流片成本。通过该技术可以取得以下有益效果1.操作简单、使用方便；2.移植性强；3.可以方便的采用程序自动化；4.完备性強，不会遗漏任何一路的静电放电通路。
图I为传统两管脚之间的静电保护示意图；图2是根据本发明的具体实施例的芯片静电保护验证装置；图3是根据本发明芯片静电保护验证装置的仿真流程图。
如图所示，为了能明确实现本发明的实施例的结构，在图中标注了特定的结构和器件，但这仅为示意需要，并非意图将本发明限定在该特定结构、器件和环境中，根据具体需要，本领域的普通技术人员可以将这些器件和环境进行调整或者修改，所进行的调整或者修改仍然包括在后附的权利要求的范围中。
具体实施例方式下面结合附图和具体实施例对本发明提供的一种用于芯片静电保护验证方法及其验证装置进行详细描述。同时在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于ー些公知技术本领域技术人员也可采用其他替代方式而进行实施；而且附图部分仅是为了更具体的描述实施例，而并不g在对本发明进行具体的限定。本发明涵盖任何在本发明的精髄和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。另外，为了避免对本发明的实质造成不必要的混淆，并没有详细说明众所周知的方法、过程、流程、元件和电路
坐寸ο由于静电保护器件物理模型的复杂性，在电路的功能设计中，可以都不包括在仿真模型中。因此，为了静电保护的验证，需要建立新的静电保护模型。ニ极管是现有物理器件模型中最适合于扮演这个脚色的器件。ニ极管物理模型具有以下几个特点(I)反向击穿电压BV可调；(2)反向击穿曲线斜率可调；(3)正向和反向电流可调；(4)正向电阻可调。并且这些參数都可以函数化，这就为静电保护的网络搭建提供了巨大的灵活性。本发明的优选实施例，如图2所示。芯片有2n+2m个管脚，其中η > l，n为自然数，并且m彡l，m为自然数；为便于描述，图2所示芯片包括两组接地端，分别是VSSl和VSS2，三组电源端，分别是VDD1、VDD2和VDD3，但对于本领域技术人员应该理解所描述方法可用于至少ー组地和至少ー组电源。例如采用ー组接地端与一组电源端、两组接地端与两组电源端等等。静电保护网络器件分为三类第一类静电保护器件，也成为类I静电保护器件，是指大量存在的保护器件，是经过特殊设计的大静电保护(ESD)器件；第二类静电保护器件，也称为类2静电保护器件，这类保护器件一般位于电源和地之间，称为夹脚(clamp)类器件，根据芯片大小分布在芯片的相应部位，用于为电源和地之间提供静电放电路径；第三类静电保护器件，也称为类3静电保护器件，通常是寄生ニ极管。将多个类3静电保护器件分别连接在不同组电源之间，以用于保护电源之间的ESD放电。当多组电源的电压不同时，例如，当VDD3 > VDD2 > VDDl时，单元n+1的电源VDD2大于单元n+m的VDD1，类3保护ニ极管阴极(η极)接VDD2，阳极(P极)接VDD1。同时，类2的反向击穿电压可调，这样就保护了 VDD2与VDDl之间的双向静电放电。为了更好的对不同単元接地端(VSS1/VSS2)之间进行静电保护，如图2所示，优选于采用并联反向ニ极管连接于接地端VSSI和VSS2之间，用于不同单元接地端(VSS1/VSS2)之间的静电保护。在这里需要说明的是，对于本领域技术人员应当理解类I、类2以及类3仅是为了区别静电保护器件之间的不同，并不是为了限定静电保护器件的具体结构和功能。对应于该芯片的管脚数量，该静电保护验证装置为矩形网络结构，其中矩形网络结构的姆ー竖边均包括η个静电保护验证子单元，姆ー横边均包括m个静电保护验证子单元。每个静电保护验证子単元包括两个类I静电保护器件和ー个类2静电保护器件，两个类I静电保护器件串联连接后，与类2静电保护器件并联连接；并联连接后其中ー个类I静电保护器件的阴极与类2静电保护器件的一端与电源连接；另ー个类I静电保护器件的阳极与类2静电保护器件的另一端与地连接。同时将I个类3器件连接在静电保护验证子单元n+1的电源端与静电保护验证子単元n+m的电源端之间，I个类3器件连接在静电保护验证子单元n+m的电源端与管脚2n+m的电源端之间，I个类3器件连接在静电保护验证子单元n+m+1的电源端与管脚2n+m+l的电源端之间。其中，类I器件为ニ极管。在这里需要说明的是，虽然在本实施例中附图中构造了该验证装置为包含2n+2m个静电保护验证子単元的矩形结构，然而本领域技术人员应当理解上述构造仅是示意性的，仅为了对应于芯片的管脚数量，而并非将该验证装置限定在2n+2m的矩形结构中，对于本领域技术人员应当理解，对于不同管脚数量的芯片，不同的芯片管脚排布，例如单排管脚、倒装芯片(flip chip)可以构造包含任意多个静电保护验证子単元的任意形状的静电保护验证装置。诸如n+m+o的三角形等等。针对用于芯片静电保护验证方法主要采用以下步骤来进行第一歩建立參数化的ニ极管物理(SPICE)仿真模型。针对类I、类2以及类3的静电保护器件，提取模型參数。重要的物理模型參数包括饱和电流IS，计生串联电阻RS，发射系数N，反向击穿电压BV，反向击穿电流IBV等直流參数，以及零偏压结电容CJO、VJ、MJO等电容參数。这些物理參数可以准确的描述ニ级管的电流和电容特性，针对不同的ニ级管，这些物理參数将被赋予不同的数值，这些数值实际数值由IS_0，RS_0, N_0, BV_0, IBV_0, CJ_0, VJ_0及MJ_0表示，需通过测量提取。(其中，IS = IS_0, RS = RS_0, N = N_0, BV = BV_0, IBV = IBV_0, CJO = CJ_0, VJ = VJ_0, MJO =MJ_0)。其物理模型的数学表达式，可以在任何的SPICE模型的说明书中找到。本发明针对ニ级管保护网络的具体应用，对模型中三个參数进行了改进。IS = IS_0*N_ESD+le,；BV = BV_0*N_ESD+400*(N_ESD_1)；
CJO = CJ_0*SIGN (N_ESD+N_CJ0) +Ie-30 ；其中N_ESD是ー个參数开关，可以取I或0。取I时，用于静电仿真验证，取O吋，作电路功能仿真验证；其中电路功能仿真验证是对电路的设计功能进行模拟仿真的过程；静电仿真验证是对电路的静电保护电路进行验证的过程。N_CJO是电容开关參数，可以取I或O。当N_ESD为O时，如N_CJO为I，静电ニ极管的电容參数依然可以參与电路功能仿真验证。第二步构建静电保护ニ极管网络，即用于芯片的静电保护验证装置。静电保护ニ极管网络的构建如图2所示。首先必须把设计中所有的静电保护器件用ニ极管来代替，然后与正常的电路组合为ー个完整的电路。第三歩静电保护电路仿真验证。大量的静电保护ニ极管会大大的增加电路的功能仿真时间。因此，在电路功能仿真验证吋，N_ESD參数为0，这样，静电保护ニ极管网络对电路功能仿真验证基本没有影响，如需考虑静电保护器件的电容对电路性能的影响，可取N_CJ0为I。
完成电路功能仿真验证后，就可对静电保护网络进行验证。验证需要大量的仿真，单次仿真如图I所示，既在管脚I和管脚2之间施加静电脉冲，检测静电放电电流，并对放电电流设定ー个阈值，如观测到超过阈值的电流，说明管脚I和管脚2之间静电保护设计合理。如前所述，对完整地静电保护，在任意两个管脚之间的正负静电脉冲都能得到静电电流泻放。因此，对η个管脚，需要η (η-i)次仿真。由于这些仿真都是重复性的，而且检测的參数都是电流。可以很方便的编写ー个计算机领域常用的自动仿真流程，提出所有的n(n-l)的电流結果，针对仿真输出小于电流阈值的管脚进行改进，从而可以方便，准确地建立静电保护网络。最后应说明的是，以上实施例仅用以描述本发明的技术方案而不是对本技术方法进行限制，本发明在应用上可以延伸为其他的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。
权利要求
1.一种用于芯片静电保护的验证装置，其特征在干，该静电保护验证装置为网络结构，其中在所述网络结构中包括多个静电保护验证子単元、多组电源端以及多组单元接地端；在所述网络中包括第一类静电保护器件、第二类静电保护器件和第三类静电保护器件； 其中每个静电保护验证子単元包括两个第一类静电保护器件和ー个第二类静电保护器件，两个第一类静电保护器件串联连接后，与第二类静电保护器件并联连接；其中，该并联结构中，其中ー个第一类静电保护器件的阴极和该第二类静电保护器件的一端分别与电源连接；另ー个第一类静电保护器件的阳极和第二类静电保护器件的另一端分别与地连接；在串联方向的任意两个静电 保护验证子単元的电源端之间布置ー个第三类静电保护器件。
2.根据权利要求I所述的验证装置，其特征在干，该静电保护验证装置为矩形网络结构，其中矩形网络结构的每ー竖边均包括η个静电保护验证子单元，每ー横边均包括m个静电保护验证子単元，其中η彡1，η为自然数，并且m彡l，m为自然数。
3.根据权利要求2所述的验证装置，其特征在干，将多个第三类静电保护器件分别连接在不同组静电保护验证子単元的电源之间。
4.根据权利要求2所述的验证装置，其特征在干，当多组静电保护验证子単元的电源为3个时，采用3个第三类静电保护器件分别连接在不同组电源之间。
5.根据权利要求1-4中任一项所述的验证装置，其特征在于，所述第一类静电保护器件为ニ极管。
6.根据权利要求1-4中任一项所述的验证装置，其特征在于，第二类静电保护器件为夹脚类器件，第三类静电保护器件是寄生ニ极管。
7.根据权利要求1-4中任一项所述的验证装置，其特征在于，采用并联反向ニ极管连接于不同的単元地之间。
8.ー种采用权利要求1-7中任ー验证装置进行芯片静电保护的验证方法，包括 步骤I，建立參数化的ニ极管物理模型； 步骤2，构建权利要求1-8中的静电保护验证装置的网络结构； 步骤3，采用所述网络结构进行静电保护验证。
9.根据权利要求8所述的验证方法，其中，步骤I中，在基于第一、第二和第三类静电保护器件,提取物理模型參数，其中，is = IS_0*N_ESD+le_24 ；BV = BV_0*N_ESD+400*(N_ESD-1) ；CJO = CJ_0*SIGN(N_ESD+N_CJ0)+le-30 ； 其中，IS为饱和电流模型參数，IS_0为饱和电流值；BV为反向击穿电压模型參数，BV_0为反向击穿电压数值；CJO为零偏压结电容模型參数，CJ0_0零偏压结电容数值，N_ESD是參数开关，当其取I时，用于静电仿真验证；取O时，作电路功能仿真验证；N_CJ0是电容开关參数，当N_ESD为O时，如N_CJ0为I，静电ニ极管的电容參数參与电路功能仿真验证。
全文摘要
本发明提出一种用于芯片静电保护的验证装置和验证方法，在网络结构中包括多个静电保护验证子单元、多组电源端以及多组单元接地端；在所述网络中包括第一类静电保护器件、第二类静电保护器件和第三类静电保护器件；每个静电保护验证子单元包括两个第一类静电保护器件和一个第二类静电保护器件，两个第一类静电保护器件串联连接后，与第二类静电保护器件并联连接；其中，该并联结构中，其中一个第一类静电保护器件的阴极和该第二类静电保护器件的一端分别与电源连接；另一个第一类静电保护器件的阳极和第二类静电保护器件的另一端分别与地连接；在串联方向的任意两个静电保护验证子单元的电源端之间布置一个第三类静电保护器件。
文档编号G06F17/50GK102651046SQ20121010199
公开日2012年8月29日 申请日期2012年4月9日 优先权日2012年4月9日
发明者张炜, 韩智毅 申请人:佛山华芯微特科技有限公司