一种保护芯片测试模式的方法和装置与流程

本发明涉及芯片测试技术领域，尤其涉及的是一种保护芯片测试模式的方法和装置。

背景技术：

芯片一般都会有一个测试模式，这是在制造芯片的过程中检验芯片用的，用于在晶圆上或封装后的芯片执行内部测试程序所用。测试模式往往允许使用那些在芯片实际应用中严格禁止的访问类型。此外，例如扫描链这样的测试电路，可以使工程师在拿到芯片后对芯片内部的寄存器状态进行控制，这样就很容易读出芯片内部的数据。但是对芯片检测而言，这些又是不可避免的。因此，在芯片出厂后，就必须禁止芯片从工作模式向测试模式的转换。

为了防止非法用户进入到测试模式，通常将控制芯片进入测试模式的信号线放入划片槽中，芯片完成测试后，在封装芯片的时候，通过划片将该信号线划断，使芯片无法再进入到测试模式。

随着对智能卡芯片的攻击手段的迅速发展，攻击者可以定位到划片槽中熔丝(fuse)的位置，再利用聚焦粒子束(Focused Ion beam，FIB)技术重新连接被划断的信号线，使芯片再次进入测试模式，从而获得芯片中的重要信息。

因此，在芯片封装后，如何限制进入芯片测试模式，是需要解决的问题。

技术实现要素：

本发明所要解决的技术问题是提供一种保护芯片测试模式的方法和装置，能够防止攻击者进入芯片的测试模式。

本发明实施例提供一种保护芯片测试模式的方法，该方法包括：

在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码；

在所述芯片完成测试前的初始化后，从所述E-fuse模块的预定存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码。

本发明实施例还提供一种保护芯片测试模式的方法，该方法包括：

在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的第一存储位置的比特位串作为保护码，在所述E-fuse模块的第二存储位置写入密钥，在所述E-fuse模块的第三存储位置写入第一密文；

在所述芯片完成测试前的初始化后，从所述E-fuse模块的第一存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，从所述E-fuse模块的第二存储位置读取所述密钥，从所述E-fuse模块的第三存储位置读取所述第一密文，从所述芯片中的其他存储模块中读取明文，利用所述密钥对所述明文进行加密获得第二密文；如果所述第二密文与所述第一密文不相同，则禁止所述芯片进入测试模式；如果所述第二密文与所述第一密文相同，则允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码，或者，更改所述保护码和所述密钥。

本发明实施例还提供一种保护芯片测试模式的装置，包括：

初始化模块，用于在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码；

测试模式判断模块，用于在所述芯片完成测试前的初始化后，从所述E-fuse模块的预定存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码。

本发明实施例还提供一种保护芯片测试模式的装置，包括：

初始化模块，用于在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的第一存储位置的比特位串作为保护码，在所述E-fuse模块的第二存储位置写入密钥，在所述E-fuse模块的第三存储位置写入第一密文；

测试模式判断模块，用于在所述芯片完成测试前的初始化后，从所述E-fuse模块的第一存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，从所述E-fuse模块的第二存储位置读取所述密钥，从所述E-fuse模块的第三存储位置读取所述第一密文，从所述芯片中的其他存储模块中读取明文，利用所述密钥对所述明文进行加密获得第二密文；如果所述第二密文与所述第一密文不相同，则禁止所述芯片进入测试模式；如果所述第二密文与所述第一密文相同，则允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码，或者，更改所述保护码并且更改所述密钥。

与现有技术相比，本发明提供的一种保护芯片测试模式的方法和装置，在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码，在芯片完成测试前的初始化后，在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码。由于E-fuse模块集成于芯片内部，攻击者很难定位到它的位置，并且利用E-fuse模块中的比特位一旦由0改为1，就不能再改为0的特点设置了保护码，或者保护码、密钥和密文，通过多重保护芯片的测试模式，防止攻击者进入芯片的测试模式。

附图说明

图1为本发明实施例中一种保护芯片测试模式的方法流程图。

图2为本发明实施例中另一种保护芯片测试模式的方法流程图。

图3为本发明实施例中一种保护芯片测试模式的装置示意图。

图4为本发明实施例中另一种保护芯片测试模式的装置示意图。

图5为本发明示例1中保护芯片测试模式的方法流程图。

图6为本发明示例2中保护芯片测试模式的方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

E-fuse(电子可编程熔丝)是一种非易失性存储单元，通过熔丝可以在芯片上编程并存储信息。E-fuse模块的特点是默认存储的比特位全部为0，可以通过编程将需要的任何比特位由0改为1，一旦改为1，就不能再改为0了，这个过程是不可逆的。E-fuse模块集成于芯片内部，攻击者很难定位到它的位置，所以本文利用E-fuse技术防止攻击者进入芯片的测试模式。

如图1所示，本发明实施例提供了一种保护芯片测试模式的方法，该方法包括：

S110，在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码；

S120，在所述芯片完成测试前的初始化后，从所述E-fuse模块的预定存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码；

所述方法还可以包括下述特点：

其中，E-fuse模块默认存储的比特位全部为0；

E-fuse模块的特点是：可以通过编程将需要的任何比特位由0改为1，一旦改为1，就不能再改为0了；

可选地，更改所述保护码，包括：将所述保护码的每一个比特位置为1；

可选地，所述保护码的长度是预先约定的；

如图2所示，本发明实施例提供了一种保护芯片测试模式的方法，该方法包括：

S210，在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的第一存储位置的比特位串作为保护码，在所述E-fuse模块的第二存储位置写入密钥，在所述E-fuse模块的第三存储位置写入第一密文；

S220，在所述芯片完成测试前的初始化后，从所述E-fuse模块的第一存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，从所述E-fuse模块的第二存储位置读取所述密钥，从所述E-fuse模块的第三存储位置读取所述第一密文，从所述芯片中的其他存储模块中读取明文，利用所述密钥对所述明文进行加密获得第二密文；如果所述第二密文与所述第一密文不相同，则禁止所述芯片进入测试模式；如果所述第二密文与所述第一密文相同，则允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码，或者，更改所述保护码和所述密钥；

所述方法还可以包括下述特点：

其中，E-fuse模块默认存储的比特位全部为0；

E-fuse模块的特点是：可以通过编程将需要的任何比特位由0改为1，一旦改为1，就不能再改为0了；

可选地，更改所述保护码，包括：将所述保护码的每一个比特位置为1；

可选地，更改所述密钥，包括：将所述密钥的每一个比特位置为1；

如图3所示，本发明实施例提供了一种保护芯片测试模式的装置，包括：

初始化模块301，用于在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码；

测试模式判断及保护模块302，用于在所述芯片完成测试前的初始化后，从所述E-fuse模块的预定存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码；

所述装置还可以包括下述特点：

可选地，测试模式保护模块303，用于更改所述保护码，包括：将所述保护码的每一个比特位置为1；

可选地，所述保护码的长度是预先约定的；

如图4所示，本发明实施例提供了一种保护芯片测试模式的装置，包括：

初始化模块401，用于在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的第一存储位置的比特位串作为保护码，在所述E-fuse模块的第二存储位置写入密钥，在所述E-fuse模块的第三存储位置写入第一密文；

测试模式判断及保护模块402，用于在所述芯片完成测试前的初始化后，从所述E-fuse模块的第一存储位置读取所述保护码；在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，从所述E-fuse模块的第二存储位置读取所述密钥，从所述E-fuse模块的第三存储位置读取所述第一密文，从所述芯片中的其他存储模块中读取明文，利用所述密钥对所述明文进行加密获得第二密文；如果所述第二密文与所述第一密文不相同，则禁止所述芯片进入测试模式；如果所述第二密文与所述第一密文相同，则允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码，或者，更改所述保护码和所述密钥；

可选地，测试模式保护模块403，用于更改所述保护码，包括：将所述保护码的每一个比特位置为1；

可选地，测试模式保护模块403，用于更改所述密钥，包括：将所述密钥的每一个比特位置为1；

示例1

本示例1提供一种保护芯片测试模式的方法，包括以下步骤：

步骤S501，在芯片进行测试前的初始化时，将E-fuse模块的地址1的位置的1个比特位作为保护码；

其中，E-fuse模块默认存储的比特位全部为0，可以通过编程将需要的任何比特位由0改为1，一旦改为1，就不能再改为0了；

步骤S502，在所述芯片完成测试前的初始化后，如果想要进入芯片的测试模式，则从所述E-fuse模块的地址1的位置读取所述保护码；

步骤S503，判断所述保护码是否为0，是则执行步骤S504，否则，禁止所述芯片进入测试模式；

步骤S504，允许所述芯片进入测试模式；

步骤S505，对芯片进行测试；

步骤S506，在测试完成后，如果要禁止芯片下次再进入测试模式，则将所述保护码更改为1。

其中，在将所述保护码更改为1后，下次从所述E-fuse模块的地址1的位置读取所述保护码时，所述保护码由于不为0，因此无法再次进入测试模式，从而保护了芯片的安全。

示例2

本示例2提供一种保护芯片测试模式的方法，包括以下步骤：

步骤S601，在芯片进行测试前的初始化时，将E-fuse模块的地址1的位置的1个比特位作为保护码，在所述E-fuse模块的第二存储位置写入密钥，在所述E-fuse模块的第三存储位置写入第一密文；

步骤S602，在所述芯片完成测试前的初始化后，如果想要进入芯片的测试模式，则从所述E-fuse模块的地址1的位置读取所述保护码；

步骤S603，判断所述保护码是否为0，是则执行步骤S604，否则禁止所述芯片进入测试模式；

步骤S604，从所述E-fuse模块的第二存储位置读取所述密钥，从所述E-fuse模块的第三存储位置读取所述第一密文，从所述芯片中的其他存储模块中读取明文，利用所述密钥对所述明文进行加密获得第二密文；

步骤S605，判断所述第二密文是否与所述第一密文相同，是则执行步骤S606，否则禁止所述芯片进入测试模式；

步骤S606，允许所述芯片进入测试模式；

步骤S607，对芯片进行测试；

步骤S608，在测试完成后，如果要禁止芯片下次再进入测试模式，则将所述保护码更改为1，并且将所述密钥的每一个比特位更改为1；

其中，在将所述保护码更改为1后，下次从所述E-fuse模块的地址1的位置读取所述保护码时，所述保护码由于不为0，因此无法再次进入测试模式，从而保护了芯片的安全。另外，由于将所述密钥的每一个比特位更改为1，下次读取出全部是1的错误密钥，利用所述错误密钥对明文进行加密获得的第二密文，肯定与之前利用正确密钥获得的第一密文不同，所以也无法进入测试模式，从而保护了芯片的安全。

上述实施例提供的一种保护芯片测试模式的方法和装置，在芯片进行测试前的初始化时，将所述芯片中的电子可编程熔丝E-fuse模块的预定存储位置的比特位串作为保护码，在芯片完成测试前的初始化后，在所述保护码不为0时，禁止所述芯片进入测试模式；在所述保护码为0时，允许所述芯片进入测试模式，如果要禁止芯片下次进入测试模式，则更改所述保护码。由于E-fuse模块集成于芯片内部，攻击者很难定位到它的位置，并且利用E-fuse模块中的比特位一旦由0改为1，就不能再改为0的特点设置了保护码，或者保护码、密钥和密文，通过多重保护芯片的测试模式，防止攻击者进入芯片的测试模式。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。