式非易失性存储器模块，并且用以选择这些物理抹除单元之中的第一物理抹除单元。上述第一物理抹除单元的每一物理程序化单元具有一个或多个预设区域。存储器控制电路单元还用以使用第一程序化模式来存储第一数据，其中第一数据被程序化至第一物理抹除单元的下物理程序化单元的至少其中之一与上物理程序化单元的至少其中之一。此外，存储器控制电路单元还用以记录第一物理抹除单元的每个预设区域的错误比特数目，以及判断是否第一物理抹除单元的这些物理程序化单元的所述预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值。倘若第一物理抹除单元的这些物理程序化单元的这些预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值时，存储器控制电路单元在将第一物理抹除单元中的第一数据抹除之后，使用第二程序化模式来存储第二数据，其中使用第一程序化模式对可复写式非易失性存储器模块进行程序化操作时所需要的程序化次数大于使用第二程序化模式对可复写式非易失性存储器模块进行程序化操作时所需要的程序化次数。
[0030]在本发明的一范例实施例中，存储器控制电路单元还用以在将第一物理抹除单元中的第一数据抹除之前，判断第一数据是否为有效的数据。并且，倘若第一数据是有效的数据时，存储器控制电路单元便将第一数据复制至这些物理抹除单元之中的第二物理抹除单元中，并将原映射第一物理抹除单元的逻辑单元重新映射至第二物理抹除单元，其中第二物理抹除单元的任一预设区域的错误比特数目非大于错误比特数目门槛值。
[0031]在本发明的一范例实施例中，倘若第一物理抹除单元的这些物理程序化单元的所述预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值时，存储器控制电路单元还用以记录第一物理抹除单元于第二程序化模式物理抹除单元分布表中。
[0032]在本发明的一范例实施例中，倘若第一物理抹除单元的这些物理程序化单元的所述预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值时，存储器控制电路单元还用以标记第一物理抹除单元为第二程序化模式物理抹除单元。
[0033]在本发明的一范例实施例中，存储器控制电路单元还用以在上述仅使用第一物理抹除单元的这些下物理程序化单元来存储第二数据的步骤之前，使用单层存储单元模式抹除指令对第一物理抹除单元执行抹除操作。
[0034]在本发明的一范例实施例中，存储器控制电路单元还用以判断第一物理抹除单元是否已被记录在第二程序化模式物理抹除单元分布表中。倘若第一物理抹除单元已被记录在第二程序化模式物理抹除单元分布表中时，存储器控制电路单元使用单层存储单元模式抹除指令对第一物理抹除单元执行抹除操作。另外，倘若第一物理抹除单元非被记录在第二程序化模式物理抹除单元分布表中时，存储器控制电路单元使用多层存储单元模式抹除指令对第一物理抹除单元执行抹除操作。
[0035]在本发明的一范例实施例中，存储器控制电路单元还用以判断第一物理抹除单元是否已被标记为第二程序化模式物理抹除单元。倘若第一物理抹除单元已被标记为第二程序化模式物理抹除单元时，存储器控制电路单元使用单层存储单元模式抹除指令对第一物理抹除单元执行抹除操作。此外，倘若第一物理抹除单元非被标记为第二程序化模式物理抹除单元时，存储器控制电路单元使用多层存储单元模式抹除指令对第一物理抹除单元执行抹除操作。
[0036]本发明的一范例实施例提出一种存储器存储装置，包括:连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元电性连接至主机系统。可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元，且每个物理抹除单元的这些物理程序化单元包括多个下物理程序化单元与多个上物理程序化单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且用以从主机系统接收第一数据。此外，存储器控制电路单元还用以选择这些物理抹除单元之中的第一物理抹除单元，而上述第一物理抹除单元的每一物理程序化单元具有一个或多个预设区域。另外，存储器控制电路单元还用以记录第一物理抹除单元的每个预设区域的错误比特数目，并且判断是否第一物理抹除单元的这些物理程序化单元之中的第一物理程序化单元的预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值。倘若第一物理程序化单元的预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值时，存储器控制电路单元将第一数据程序化至第一物理抹除单元的这些物理程序化单元之中的第二物理程序化单元。
[0037]在本发明的一范例实施例中，上述存储器存储装置还包括:倘若第一物理程序化单元的预设区域之中的至少其中一个预设区域的错误比特数目大于错误比特数目门槛值时，存储器控制电路单元将虚拟数据程序化至第一物理程序化单元。
[0038]基于上述，本发明可再利用错误比特数目较高的不良物理抹除单元，也可避免将数据存储在错误比特数目较高的物理程序化单元所导致的数据错误，达到延长可复写式非易失性存储器的寿命以及增进数据保存的稳定性的效用。
[0039]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0040]图1是根据一范例实施例所示出的主机系统与存储器存储装置示意图；
[0041]图2是根据本发明范例实施例所示出的电脑、输入/输出装置与存储器存储装置的不意图；
[0042]图3是根据本发明范例实施例所示出的主机系统与存储器存储装置的示意图；
[0043]图4是示出图1所示的存储器存储装置的概要方块图；
[0044]图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图；
[0045]图6与图7是根据第一范例实施例所示出的管理物理抹除单元的范例示意图；
[0046]图8是根据一范例实施例所示出的错误检查与校正框的范例示意图；
[0047]图9为根据本发明的范例实施例，所示出的数据存储方法的流程图；
[0048]图10为根据本发明的范例实施例，所示出的数据存储方法的流程图。
[0049]附图标记说明:
[0050]1000:主机系统；
[0051]1100:电脑；
[0052]1102:微处理器；
[0053]1104:随机存取存储器；
[0054]1106:输入/输出装置；
[0055]1108:系统总线；
[0056]1110:数据传输接口；
[0057]1202:鼠标；
[0058]1204:键盘；
[0059]1206:显示器；
[0060]1208:打印机；
[0061]1212:随身盘；
[0062]1214:存储卡；
[0063]1216:固态硬盘；
[0064]1310:数码相机；
[0065]1312:SD 卡；
[0066]1314:MMC 卡；
[0067]1316:记忆棒；
[0068]1318:CF 卡；
[0069]1320:嵌入式存储装置；
[0070]100:存储器存储装置；
[0071]102:连接接口单元；
[0072]104:存储器控制电路单元；
[0073]106:可复写式非易失性存储器模块；
[0074]202:存储器管理电路；
[0075]204:主机接口；
[0076]206:存储器接口；
[0077]208:缓冲存储器；
[0078]210:电源管理电路；
[0079]212:错误检查与校正电路；
[0080]410(0)?410 (N):物理抹除单元；
[0081]506:系统区；
[0082]502:数据区；
[0083]504:闲置区；
[0084]508:取代区；
[0085]LBA (O)?LBA (H):逻辑单元；
[0086]LZ(O)?LZ(M):逻辑区域；
[0087]410(F):位于闲置区的第一物理抹除单元；
[0088]802:物理程序化单元；
[0089]804:第二物理程序化单元；
[0090]801:第一物理程序化单元的第一错误检查与校正框；
[0091]803:第一物理程序化单元的第二错误检查与校正框；
[0092]805:第一物理程序化单元的第三错误检查与校正框；
[0093]807:第一物理程序化单元的第四错误检查与校正框；
[0094]809:第二物理程序化单元的第一错误检查与校正框；
[0095]811:第二物理程序化单元的第二错误检查与校正框；
[0096]813:第二物理程序化单元的第三错误检查与校正框；
[0097]815:第二物理程序化单元的第四错误检查与校正框；
[0098]S901、S903、S905、S907:数据存储方法的步骤；
[0099]S1001、S1003、S1005、S1007、S1009:数据存储方法的步骤。
【具体实施方式】
[0100][第一范例实施例]
[0101]图1是根据一范例实施例所示出的主机系统与存储器存储装置示意图。
[0102]请参照图1,主机系统1000 —般包括电脑1100与输入/输出(input/output, I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory, RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0103]在本发明实施例中，存储器存储装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的随身盘1212、存储卡1214或固态硬盘(SolidState Drive, SSD) 1216等的可复写式非易失性存储器模块存储装置。
[0104]一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器模块存储装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick) 1316、CF卡1318或嵌入式存储装置1320 (如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0105]图4是示出图1所示的存储器存储装置的概要方块图。
[0106]请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0107]在本范例实施例中，连接接口单元102是相容于串行高级技术附件(SerialAdvanced Technology Attachment,简称SATA)标准。然而,必须了解的是,本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,简称 IEEE) 1394 标准、高速周边零件连接接口(PeripheralComponent Interconnect Express,简称 PCI Express)标准、通用串行总线(UniversalSerial Bus,简称USB)标准、超高速一代(Ultra High Speed-1,简称UHS-1)接口标准、超高速二代(Ultra High Speed-1I,简称UHS-1I)接口标准、序列先进附件(Serial AdvancedTechnology Attachment,简称 SATA)标准、记忆棒(Memory Stick,简称 MS)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、小型快闪(Compact Flash,简称CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元可与存储器控制电路单元封装在一个晶片中，或布设于一包含存储器控制电路单元的晶片外。
[0108]存储器控制电路单元104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令对可复写式非易失性存储器模块106下达指令序列以进行数据的写入、读取与抹除等运作。
[0109]可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理抹除单元410(0)?410 (N)。例如，物理抹除单元410(0)?410 (N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理抹除单元分别具有复数个物理程序化单元，例如本发明的范例实施例中，每一个物理抹除单元包含258个物理程序化单元，而其中属于同一个物理抹除单元的物理程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一物理抹除单元是可由64个物理程序化单元、256个物理程序化单元或其他任意个物理程序化单元所组成。
[0110]更详细来说，物理抹除单元为抹除的最小单位。亦即，每一物理抹除单元含有最小数目的一并被抹除的存储单元。物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。每一物理程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个物理存取位址用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个物理程序化单元的数据比特区中会包含4个物理存取位址，且一个物理存取位址的大小为512比特组(byte)。然而，在其他范例实施例中，数据比特区中也可包含数目更多或更少的物理存取位址，本发明并不限制物理存取位址的大小以及个数。例如，在一范例实施例中，