专利名称：在内存装置中用于软编程验证的方法与装置的制作方法
技术领域：
本发明关于内存系统，更确切的说，是关于用于确认在半导体内存装置中的编程软编程的装置及方法。
背景技术：
快闪及其它形式的电子内存装置由数千个或数百万个存储单元(cell)组成，适合于个别地储存及提供数据访问。典型的存储单元储存称之为位的单一二进制的信息片断，该位具有两个可能的状态之一。近来，已经引入双位内存元结构，其中每个单元可以储存两个位的数据。该单元一般组成为多重单元单位，诸如包括八个单元的字节，以及可以包含十六个或十六个以上的此类单元的字，通常配置成八的倍数。在此类内存装置结构中的数据储存通过写入到特定存储单元组而执行，有时候称为编程该单元。从该单元取回数据是在读取操作中完成。除了编程及读取操作外，还可以擦除在内存装置中的单元群组，其中群组中的每个单元通过编程为已知的状态。
个别的单元组成个别可寻址的单位或群组，诸如字节或字，通过地址译码电路而存取该字节或字，用于读取、编程或擦除操作，因此这些操作可以在特定的字节或字内的单元上执行。这些个别的内存单元通常包含适用于储存数据位的半导体结构。例如，很多常用的内存单元包含金属氧化物半导体(MOS)装置，譬如晶体管，其中二进制的信息片断可以以电性充电的方式而保留。该内存装置包含适当的译码及群组选择电路以寻址此类的字节或字，以及适当的电路以提供电压至待操作的单元上以完成所需的操作。
擦除、编程及读取操作一般通过适当的电压施加至该单元的某些端点而执行。在擦除或编程操作中，通过施加电压以造成储存在该内存单元中电荷的改变。在读取操作中，施加适当的电压以造成电流在该单元中流动，其中此类电流的量表示储存在该单元中的数据值。该内存装置包含适当的电路以检测最终单元电流以判断储存在该内存装置内的数据，该数据接着提供给该装置的数据总线端以用于访问采用了该内存装置的系统中的其它设备。
闪存是一种可以重复写入及不需要电源下维持本身的内容的电子内存媒介。闪存装置通常具有从100K到10MEG写入周期的寿命。不像其中单一字节可以擦除的动态随机存取存储器(DRAM)及静态随机存取存储器(SRAM)的内存芯片，闪存通常以固定的多重位区块或区段的形式擦除及写入。常用的闪存结构于单元结构中，其中单个位的信息储存于每个闪存单元中。在这种单个位内存结构中，每个单元通常包含具有源极、漏极及在基板或P井中的沟道的金属氧化物半导体晶体管结构，以及覆盖该沟道的堆叠的栅极结构。该堆叠的栅极进一步包含形成于该P井的表面上的薄栅极介电层(有时候也称为隧道氧化物)。该堆叠的栅极还包含覆盖该隧道氧化物的多晶硅浮动栅极及覆盖该浮动栅极的多重内插(interpoly)介电层。该多重内插介电层通常为多层绝缘层，诸如在两层氧化物间插入了氮化物层的氧化物-氮化物-氧化物(ONO)层。最后，多晶硅控制栅极覆盖在该多重内插介电层之上。
控制栅极连接至结合一列此类单元的字符线以用典型的异或配置形成此类单元的区段。此外，该单元的漏极区域通过导电平线而连接在一起。该单元的沟道依据在沟道中通过该堆叠的栅极结构形成的电场而在该源极及该漏极之间传导电流。在该异或配置中，在单一列内的晶体管的每个漏极端点连接到相同的位线。此外，结合给定的位线的每个快闪单元具有连接到不同的字线的堆叠栅极端点，而在该数组中的所有的快闪单元具有连接到共同的源极端点的源极端点。在操作上，个别的快闪单元通过各自的位线及字符使用用以编程(写入)、读取或擦除功能的外围译码器及控制电路而寻址。
编程闪存单元通常通过将源极区域接地、将相对高的正电压施加到该控制栅极及将适度的电压施加到该漏极以产生高的能量或热电子而以沟道热电子(channel hot electron，CHE)来达成，该热电子累积在浮动栅极上直到该单元的有效门限电压上升至编程的门限电压为止，该门限电压在任何后续的读取模式操作期间能充分的抑制电流流过该沟道区域。通常，在该读取模式中，相对低的正电压施加到该漏极，适当的电压施加到该控制栅极并且该源极接地。最终电流的大小可以检测，以便确定该单元是已编程还是已擦除。
擦除快闪单元是在浮动栅极及源极(例如源极擦除或负栅极擦除)之间或在该浮动栅极及基板(例如沟道擦除)之间使用Fowler-Nordheim隧道效应而达成。在源极擦除操作中，高的正电压(例如近似12V)提供给该源极，该栅极及该基板接地，并且该漏极为浮动的。负的栅极擦除操作包含提供适当的正电压(例如5V或VCC)给该源极、浮动该漏极、接地该基板及将负的电压(例如-10V)施加给该栅极。沟道擦除操作包含将高的正电压施加到该基板及将该栅极接地，而该源极及漏极为浮动的。
当内存单元的区段被擦除时，接着执行擦除确认操作以确保在该区段中的每个单元的适当的擦除。之后，将使用软编程，其中小量的电荷将注入至该单元以修正或缓和由于该单元的重复擦除引起的过度擦除的情况。在该软编程期间所注入的电荷量将受到控制以防止过度编程该单元，以便即使在软编程确认操作后该单元仍通过擦除确认，该确认操作正好在该软编程操作之后执行。
在软编程确认操作期间，正的电压通过在该内存装置中的内部所产生的电压源而提供给该单元的栅极端点。然而，若此类的电压源提供不稳定的栅极电压，或者其中该电压电平太高(例如因为过冲)，则将可能获得异常的软编程确认结果。例如，不适当的擦除或过度擦除的单元可能确认为好的，及/或适当擦除的单元可能确认为坏的。当内存装置密度持续增加时，提供专门的电压源给这些不同的单元端点(例如栅极、漏极、源极等等)而用于每项操作(例如读取、写入、擦除、软编程确认等等)是困难的并且可能不具成本效益。然而，在此类操作期间这些不同的端点的阻抗特性使得施加单一电压源至此类变化的工作是困难的。因此，需要有一种方法及装置，电压源通过该方法及装置在不同的操作期间可以使用于不同的单元端点，而缓和或避免关于高的或不稳定的软编程确认栅极电压电平的异常的结果。
发明内容
下文中给出简单的概述以提供本发明某些方面的基本的了解。此概述并非本发明的延伸的综述。该概述并非意在确认本发明的关键或特殊要素也并非描述本发明的范畴。该概述的主要的目的在于以简化的方式呈现本发明的某些概念而作为之后所给出的较详细的说明的前言。
本发明关于用于在内存装置中的一个或一个以上单元的确认软编程的方法及装置，该内存装置在软编程确认期间允许漏极注入(drainpump)或其它电压源的使用以施加栅极电压。本发明发现结合单一位(例如多层栅极)以及双位内存单元结构的应用。在本发明的一个方面，方法包括提供电压源至核心单元栅极以及在该调节式电压源内的过冲已经降下后确认软编程，因此关于高的或不稳定的栅极电压的不利的效应可以缓和或避免。可以通过使用此项技术以允许在快闪及其它内存装置(例如单级注入电路(pump circuits)、多级注入等等)中出现的很多不同的电压源形式的使用以在软编程确认或其它操作期间提供电压给单元栅极，其中此类电压源遭受初始的过冲或不稳定。
本发明的另一个方面在于提供具有一逻辑电路的内存装置，该内存装置在软编程确认操作期间提供调节式的电压源给核心单元栅极，以及当第一电压(例如大约2.7伏特)由该调节式的电压源施加到该栅极时，用以确认该单元的软编程的传感器。为了要确保该软编程的适当的确认，当在该电压源中的过冲已经降下之后，诸如通过在该电压源最初上升至调整值(例如在其中一项实施中大约为4伏特)之后等待固定的时间周期，该逻辑电路提供软编程确认信号给该传感器以确认软编程。例如，在该电压源初始上升至调节电平之后，延迟或等待时间可以通过该逻辑电路来建立，以允许该调节减少(例如降下)任何干涉的过冲，通过该逻辑电路，适当的电平的稳定的栅极电压在当该确认执行时的时刻将会施加。
本发明因此允许使用多种电压源，譬如漏极注入，在软编程确认操作期间提供栅极电压。例如，其中该漏极注入也可在编程期间用于连接到该漏极，这种注入能够提供相对大量的电流(例如2mA)。虽然该软编程确认操作使用来自该漏极注入至该核心单元的栅极及该参考单元的栅极的电阻器分割的电压，但该电压可能导致栅极电压过冲，本发明有益于等待这种过冲已经消退再执行该软编程确认。这可以由使用逻辑电路或系统而达成以确认该单元目前正处于软编程确认模式，并且该电压源(例如该漏极注入)电平已经上升至该调节电平(例如4伏特)之上。之后，该逻辑电路延迟软编程确认信号的供应至该相关的传感器，例如，通过固定的时间周期(例如大约200ns或200ns以上及大约500ns或500ns以下，譬如400ns)。这种等待周期可以使用定时器或其它电路来实现，因此将可促进适当的软编程确认。
本发明的另一个方面在于提供内存装置中用于确认软编程的方法，其中一个调节式电压源在软编程确认操作期间通过分压器提供给单元栅极，并且该核心单元的软编程在该调节式电压源内的过冲已经降下之后使用传感器而做确认。该确认可以包括在该电压源大于特定电压诸如调整值(例如在一实施例中大约4伏特)之后等待固定的时间周期(例如大约400ns)，以及在该固定的时间周期之后使用传感器以检测关于该单元的电流。
等待周期可以通过当调节式电压源具有大于第二电压的值时使用第一电路以产生第一信号、依据该第一信号使用第二电路以产生表示固定的时间周期的第一等待信号、在该第一信号之后使用定时器电路以提供第二等待信号固定的时间周期，以及依据该第二等待信号使用状态机以提供软编程确认信号至该传感器而实现。本发明因此具有内存电路设计的弹性，通过该设计使得遭受过冲问题的电压源可以成功地应用于提供软编程确认栅极电压。
为了完成前述及相关的目的，下列的描述及附加的图式详细提出本发明的特定方面及实施方式。这些描述及图式表示本发明的原理可以应用的各种方法的一部分。当考虑所结合的图式时本发明的其它目的、优点及新颖的特征从本发明的下列详细描述中将变得显而易见。
图1为示意地显示内存装置的例示性的布局的平面视图；图2为显示异或型内存电路的例示性的核心部分的示意图；图3为显示本发明的各方面可以以现有的多层栅极内存单元来实现的部分横截面视图；图4为显示可以执行本发明的各方面的例示性的四阶段区段擦除操作的流程图；图5为例示性的内存单元的区段及用于确认该内存单元的软编程的系统的示意侧向立视图；图6为显示在使用漏极注入施加栅极电压至图5的单元时的电压过冲的图示；图7为显示依据本发明在内存核心单元中用于确认软编程的系统的其中一项例示性的实施的示意图；图8为显示图7的电路进一步细节的示意图；图9为显示图7及图8的电路的进一步细节的示意图；图10为显示关于第7至9图的电路的信号的时序图；以及图11为依据本发明的另一方面说明在内存装置中的确认软编程的例示性的方法的流程图。
具体实施例方式
本发明现在将参考附图而做说明，其中相同的附图标号在各图中表示相同的组件。本发明关于在闪存装置中用于确认内存单元的软编程的方法及装置。本发明研究出在软编程之后确认内存单元的状态的特殊用途，其中可以有利地使用具有相当高的电流容量(例如诸如漏极注入或其它此类的电压源)的电压源以提供栅极电压给该单元，例如，其中通常使用漏极注入以在沟道热电子(CHE)编程期间提供充分的电流。
首先参考图1及图2，半导体内存装置通常包含形成于基板上或在基板内的多个个别的组件。这些装置通常包括高密度区段及低密度区段。例如，如图1所示，在单一基板16上，诸如闪存10的内存装置包括一个或一个以上的高密度核心区域12及低密度外围部分14。该高密度核心区域12通常包含至少一个其中个别可寻址的、实质上相同的MxN数组内存单元并且该低密度外围部分14通常包含输入/输出(I/O)电路及用于选择性地寻址该个别单元的电路(诸如用于连接选择的单元的源极、栅极及漏极至预定的电压或阻抗的译码器以使得能够指定该单元的诸如编程、读取或擦除的操作)。
在核心部分12内的内存单元在电路配置中连接一起，比如在图2中的异或配置。每个内存单元20具有漏极22、源极24及多层栅极26。每个多层栅极26连接至字符线(WL0，WL1…，WLN)而每个漏极22连接至位线(BL0，BL1…，BLN)。此外，每个漏极22连接至接地端。使用外围译码器及控制电路(未显示)，每个内存单元20可以用于编程、读取、擦除、软编程及/或确认功能的寻址。
图3显示单一位(例如多层栅极)内存单元20的横截面视图，诸如可以在图1及图2的核心区域12中所发现。虽然单一位类型单元为了说明的目的将于下文中简单地描述，然而应该了解的是本发明为同样可应用于双位单元及其它闪存单元结构，并且此类的替代被认为落在本发明的范畴内。这个内存单元20通常包含在基板30中的源极24、漏极22及沟道28，并且该多层栅极结构26覆盖在该沟道28之上。
多层栅极26包含形成于该基板30的表面上的薄的栅极介电层32(通常称为隧道氧化物)。该隧道氧化层32涂覆在该硅基板30的上表面上一部分并且负责支撑直接在该沟道28上方的不同层的数组。该多层栅极26包含最低层或第一薄膜层38，诸如作为覆盖在该穿隧氧化物32上的浮动栅极38的掺杂的多晶硅(多晶硅或多晶I)层。需注意的是上文所标示的晶体管20的各项部分并未按尺寸绘在图3中，而是以这种易于解说的方式做例示说明并且促使该装置操作易于了解。
在该多晶I层38之上为多重内插介电层40。该多重内插介电层40通常为多层绝缘层，诸如具有两层氧化层之间插入氮化物层的氧化物-氮化物-氧化物(ONO)层，或者另外可以是诸如五氧化二钽(tantalum pentoxide)的另一种介电层。最后，该多层栅极26包含上方或第二多晶硅层(多晶II)44，该多晶硅层44用作覆盖在该ONO层40上的多晶硅控制栅极。形成于给定列之内的各个单元20的控制栅极26共享关于该列单元的共同的字符线(WL)(例如参见图2)。此外，如同上文所强调的，在垂直的行内的各个单元的漏极区域22通过导电平线(BL)连接在一起。该单元20的沟道28根据该沟道28内通过该多层栅极结构26所形成的电场而在该源极24及该漏极22之间传导电流。
内存单元20通过施加相当高的电压至该控制栅极38及适当高的电压至该漏极22以在该漏极22附近的沟道28中产生″热″(高能量)电子而编程。该热电子加速通过该隧道氧化物32并且进入该浮动栅极38，因为该浮动栅极38是由绝缘层(多重内插介电质40及隧道氧化物32)所围绕，因此该热电子被捕获于该浮动栅极38内。这些被捕获地电子导致内存单元20的门限电压增加。由这些被捕获的电子所产生的在该内存单元20的门限电压(以及由此而来的沟道导电性)这种改变就是造成该内存单元20被编程的原因。
为了读取内存单元20，一个大于未编程的内存单元的门限电压，但是小于编程的内存单元的门限电压的预定栅极电压将施加到控制栅极26。若该内存单元20导通(例如在该单元内的检测的电流超过一最小值)，则该内存单元20并未受到编程(该内存单元20因此处于第一逻辑状态，例如为一″1″)。相反地，若该内存单元20并未导通(例如通过该单元的电流并未超过门限值)，则该内存单元20已经编程(该内存单元20因此处于第二逻辑状态，例如为零″0″)。因此，每个内存单元20可以通过读取以决定是否已经编程(并且因此确认在该内存单元20内的数据的逻辑状态)。
为了擦除该内存单元20，相当高的电压施加到源极24并且栅极26维持在负的电压，而漏极22允许为浮动。在这些条件下，在浮动栅极38及该源极区域24之间产生强烈的电场横跨该隧道氧化物32。在该浮动栅极38中被捕获的电子流向及聚集在该浮动栅极38覆盖在该源极区域24上的部分处，并且通过Fowler-Nordheim隧道效应通过该隧道氧化物32而由该浮动栅极38释放并且进入该源极区域22。因此，当电子由该浮动栅极38移除时，该内存单元20受到擦除。
再参考图4，当内存单元的一个区段被擦除时，接着执行擦除确认操作以确保在一个区段中的每个单元的适当的擦除。之后，将使用软编程，其中少量的电荷将注入至该单元以修正或缓和由于该单元的重复擦除而导致的过度擦除的情况。在该软编程期间所注入的电荷量将受到控制以便在软编程及软编程确认该单元之后不致于破坏擦除确认。在软编程确认操作期间，适当的正电压施加到该栅极及漏极而该源极接地(例如接至VSS)并且该最终电流通过检测以确认该擦除及软编程的成功。例如，在执行图3的多层栅极单元20的软编程确认中，该栅极26可以具有大约2.7伏特、该漏极22具有1.2伏特，而该源极24接地。
例示性的区段或区块擦除操作70在步骤72开始说明，该步骤可以使用于相关单一位及/或双位类型的内存单元结构。在步骤74的第一预先编程阶段中，数组或内存区段的每个位将预先编程至已知的状态以实现在该区段中的每个单元的擦除。在步骤76，在第二阶段中，将执行第一擦除确认操作以确认在该内存区段中的每个单元的适当的擦除，其后为擦除操作，以及第二擦除确认操作。之后，于步骤80结束操作70之前，在步骤78的第三阶段中，将执行软编程确认操作，其后为软编程操作，以及另一个软编程确认操作以确保防止在该区段内的单元的过度擦除。
因此必须将适当的电压施加到该内存装置10的单元20的各种端点(例如源极、漏极与门极)以执行关于该装置10的各种操作(例如确认、编程、擦除、读取)。现在参考图5，依据本发明的一个方面，例示性内存单元20(图3)与用于擦除、软编程及/或确认该单元20的系统102一起在本节中说明。该系统102包含具有第一端点132及第二端点134的调节式电压源130，该调节式电压源通过分别连接至该第一及第二端点132及134的开关装置136及138(例如译码电路)而适当选择地施加电压在该源极24、漏极22与栅极26的其中二个。此外，该电压源130可以选择性地施加正的或负的电压至该端点132及134的其中之一或两者，例如，其中该调节式电压源130包括选择性地可连接至该端点132及/或134的多个组件电压源，诸如正的及/或负的电荷注入或类似的组件。
例如，该电压源130包括在该单元20的编程期间用于连接至该漏极端点22的调节式漏极注入131。在示例的实施方式中，该漏极注入131为可操作以提供大约4伏特的调节电压的四阶段注入电路。为了节省该内存装置的空间、复杂度及成本，在软编程确认期间，最好可以使用来自该漏极注入131的分压电压以提供电压给该栅极26。如同下文中关于图7的进一步的说明及描述，调节电压VPROG(例如大约4伏特)可以通过电阻式电压分压器电路提供至该核心单元栅极，因此，该栅极电压在软编程确认操作期间为大约2.7伏特。然而，该漏极注入131不仅适合提供电压，而且提供可达到大约3mA的电流而用于在沟道热电子(CHE)编程操作期间与该漏极22连接的此类使用。因为这种电流的容量，在该软编程确认操作期间连接该漏极注入131至该较高的阻抗栅极端点26可能导致该电压在该栅极26处的过冲，并且可能因此导致异常的软编程确认结果。
开关装置136及138由逻辑装置140分别通过控制线路142及144所控制，其中该开关装置136及138可以是半导体晶体管、栅极或其它形式的开关装置。该系统102进一步包括在软编程确认操作期间具有第一端点152连接至该漏极22的直流电流传感器/共射共基放大器(cascode)电流至电压放大器150。该电流传感器150进一步包含连接至共同或接地端的第二端点158。该电流传感器150还可包含相对于待测单元而在″片上(on-chip)″的检测放大器电路(未显示)。
逻辑装置或电路140因此适合于通过源极130及开关装置136及138而选择性地提供电压(例如正的、负的或接地)的应用给该内存单元20的各个端点(例如栅极26、漏极22及源极24)，以及使用该传感器150及开关装置154以选择性地量测或检测关于该单元20的电流，以便选择性地编程、软编程、擦除、读取及/或确认该单元20的软编程或擦除。该逻辑电路140相对于该待测的内存单元而位在″片上″。此外，该单元20可以以异或形式配置与其它这些单元(未显示)连接(例如通过结合这些单元的列的共同的字符线而与这些单元的各自的栅极26连接一起)。该系统102可因此进一步包含关于这些其它的单元(未显示)的用于个别施加电压及/或量测电流的电路。
现在参考图6及图7，该漏极注入131在软编程确认(例如在图4的步骤78)期间提供调节电压VPROG(例如大约4伏特直流)给例如包括电阻器R1及R2的电压分压电路。大约2.7伏特的分压电压接着使用开关装置136提供给核心单元20的栅极26。然而，如图6所示，该漏极注入131与该栅极端点26的连接(例如通过开关136的闭合)在该漏极注入131开始充电之后造成该电压VPROG160的过冲162，例如，其中该过冲162可以比4.0伏特的调节值高大约0.5至0.7伏特。此外，过冲162在该漏极注入131的调节将VPROG160带回至该4伏特调节电平或在可接受的大约4伏特的容许范围内之前可以持续一段时间164。其中该过冲162在软编程确认操作期间可能造成不利的结果，本发明在初始化该软编程确认之前在该电压160最初超过该调节电平之后提供等待固定的时间周期166。
本发明因此可以通过电阻器分压器(例如R1及R2)及开关136用于将漏极注入131连接到核心单元栅极26，以决定何时该电压VPROG160达到4伏特，并且当该时间周期166终止时或在该时间周期166终止之后，接着提供软编程确认信号170给传感器150。在此方式中，本发明确保在该初始周期164期间高的及/或不稳定的电压已经降下或消退至可接受的程度，之后可以达到适当的软编程确认。这允许该漏极注入131除了在编程操作期间供应漏极之外可以在软编程确认期间用于供应栅极电压。
现在参考图7，逻辑电路140可实现本发明的一个或一个以上的方面。该逻辑电路140例如使用开关136及电阻器R1及R2，在软编程确认操作期间提供调节式电压源(例如漏极注入131)给该栅极26。当第一电压(例如大约2.7伏特)由调节式电压源131施加至栅极26时，传感器150连接至单元20以确认软编程。在过冲162已经降下之后，该电路140由状态机178提供软编程确认信号170给该传感器150以确认软编程。在所示的实施中，在该漏极注入131具有大于该调节点(例如大约4伏特)的值之后，该软编程确认信号170提供该传感器150固定的时间周期166。
逻辑电路140包括输入信号PGMV、SFPGM及DPOK的第一电路172，以决定该电流操作为软编程确认，以及决定该漏极注入已经成功地达到或超过该4伏特调节值。例如，该SFPGM信号在软编程期间和软编程确认模式期间可以是激活的以及PGMV在确认模式期间可以是激活的。此外，当该调节电压VPROG160已经达到大约4伏特的调节点时，DPOK信号是激活的。若是如此，该电路140提供第一信号WAPDEV给第二电路174，该电路接着产生表示该固定的时间周期166的第一等待信号RWAIT。
RWAIT信号提供给定时器电路176，该定时器电路例如可以是在该内存装置中使用于各种定时器任务的通用定时器。该定时器电路176接收该RWAIT信号并且在该第一信号WAPDEV之后提供第二等待信号WAIT给状态机178固定的时间周期166。例如，固定的时间周期166可以是大约200ns或200ns以上以及大约500ns或500ns以下。在一个实施例中，该时间周期166为大约350ns或350ns以上及大约400ns或450ns以下，其中大约400ns的周期已经提供以确保该不稳定的或高的电压周期164已经通过。从这方面考虑，可以建立任何适当的时间周期，以在软编程确认操作期间可以避免不稳定的或过冲周期164。例如，对于给定的调节式电压源的固定的时间周期可以依据该相关的调节器的响应时间特性而做决定。
可以使用在该逻辑电路140上而用于关于读取、编程、擦除、软编程及确认操作的各种任务的状态机178，因此依据WAIT信号而提供软编程确认信号170给该传感器150。在图示的实施中，状态机178将等待直到在由VERIFY1状态转移至VERIFY2状态(未显示)之前该WAIT信号由该定时器电路176的接收，其中该VERIFY2状态通过信号170及传感器150造成该软编程确认的产生。在此方式中，直到固定的时间周期166已经完成(例如在该DPOK信号之后显示VPROG已经达到4伏特)，该软编程确认才发生，从而确保预防单元栅极26上的高的或不稳定的栅极电压。
现在参考图8-10，这些图分别说明第一及第二电路172及174的例示性实施，并一起显示了多个相关信号的关系的例示性时序图。将会了解的是本发明并非限定在对于该电路172及174的示例性实施，并且可以使用任何适当的装置，该装置决定目前的模式为软编程确认并且该漏极注入131是位在或高于该调节点。当PGMV及SFPGM两者通过与非门200为高电平时，在电路172内的信号Q2为低电平，而显示软编程确认模式。在Q2通过门202、204、206、208、210、212、214、216及218而进入低电平之后，信号Q1保持高电平两个周期的时钟信号SCK2，其中SCK2(例如以及SCK1)的时钟周期222为持续大约200ns(见例如图10)。
当信号Q1及Q2两者通过或(OR)门220都为低电平时，WAPDEV信号为低电平，因此时间周期224在WAPDEV信号为低电平时为大约400ns。根据本发明可以使用任何适当的时间周期224，通过本发明该固定的周期是足够长以确保该过冲162在该VPROG电压160(图6)中已经消退。第二电路174接收与SFPGM、PGMV及DPOK信号一起的第一电路172的WAPDEV信号，并且通过门230、232、234、236、238、240、242、244、246、248、250、252及254产生RWAIT信号，其中当信号RW1及RW2其中之一或两者为高电平时，RWAIT为低电平。该RWAIT信号接着提供给定时器电路176(图7)，该定时器电路依据该信号而产生WAIT信号。本发明因此提供固定的时间周期166，在时间周期166期间该过冲162在VPROG160(例如并因此在单元20的栅极26处的任何的过冲或其它不稳定)中通过漏极注入131的调节(未显示)而消退，而非允许该状态机178在DPOK信号(显示漏极注入131已经达到调节电平)之后立即提供该软编程确认信号170。一旦该固定的时间周期超过时，软编程确认信号170通过状态机178而产生以执行该软编程确认(例如图4的80)。
本发明的另一方面为提供在内存组件中用于确认软编程的方法，该方法可以在上文所说明及描述的装置及系统中以及在任何的内存组件中执行。本发明考虑通过分压器在软编程确认操作期间提供调节式电压源给内存单元栅极，并且使用传感器在调节式电压源内的过冲已经降下之后确认该单元的软编程。该确认可以包括在该调节式电压源大于调节电平之后等待固定的时间周期，比如大约400ns，以及在该固定的时间周期之后使用传感器检测关于该单元的电流。等待固定的时间周期可以包括当该调节式电压源的值大于该调节值时产生第一信号、依据该第一信号产生表示该固定的时间周期的第一等待信号、在该第一信号之后提供固定的时间周期的第二等待信号，以及之后依据该第二等待信号提供软编程确认信号给该传感器。
根据本发明，图11中说明了一种这种方法3。虽然该例示性的方法300在这里作为系列的过程或事件来说明及描述，然而将会了解到本发明并非限定于这些过程或事件的说明顺序，如同某些过程可能以不同的顺序及/或同时以有别于在此所说明及/或描述的其它过程或事件而产生。此外，并非需要所有说明的步骤以实现根据本发明的方法。再者，将会了解的是该方法300可以结合在此所说明及描述的装置及系统，同样可以结合未说明的其它系统而实现。例如，可以在图5及图7的逻辑电路140内实现方法300及在本发明的范畴内的其它方法。
从步骤302开始，初始化软编程确认操作，其中调节式源电压VPROG在步骤304通过分压器连接至核心内存单元栅极。例如，该漏极注入131的电压VPROG160可以使用电阻器R1及R2以及该开关装置136而连接至如图7所示的单元20的栅极26。在步骤306中，将做出VPROG是否已经上升至预定的电平的判断，比如大约4伏特(例如如同上文的信号DPOK所显示)。若未达到该电平，方法300在步骤308进行等待直到发现VPROG在步骤306已高于4伏特为止。之后，该方法300在步骤310进行等待直到在该VPROG电压内的任何过冲或不稳定已经消退。例如，该方法300在步骤310可等待固定的时间周期(例如大约400ns)，以确保在VPROG(图6)内的过冲162已经降下。该单元的软编程接着在步骤312做确认，之后该方法300在步骤314结束。需要注意的是在步骤310若无该等待周期，则因为在该受确认的核心单元的栅极处的不适当的(例如高的或不稳定的)电压电平，而在步骤312的软编程确认可能易产生错误。因此，该方法300减缓或避免关于在栅极电压电平内的过冲及/或不稳定的异常的软编程确认结果。
虽然本发明已经针对一个或一个以上的实施方式而做显示及描述，但对于阅读并理解了本说明书及附图的本领域技术人员来说能产生等效的替代及修正。尤其关于通过上文描述的组件(套件、装置、电路等等)所执行的各项功能，用于描述此类组件的术语(包含关于″部件(meams)″)除非有其它指示，否则是意在符合执行该描述组件的特定功能的任何组件(也就是说，该零件为功能性等同)，纵使并非在构造上等同于执行于此所说明的本发明的例示性实施的功能的该揭示的结构。此外，虽然本发明的特定的特征可能仅在数个实施中的其中一个中被揭示，但此类的特征可以与所需求的及有益于任何给定的或特定的应用的一个或一个以上的其它实施的其它特征结合。再者，在限度上术语″包含(includes)″、″具有(having)″、″具有(has)″、″具备(with)″或此类的术语被使用于详细说明及权力要求中，此类的术语是意在以类似于术语″包括(comprising)″的方式而含括在内。
产业应用性本装置及方法可以使用在用于确认内存单元的编程的内存装置的领域上。
权利要求
1.一种内存装置(10)，包括至少一个核心单元(20)，该核心单元(20)具有栅极(26)、漏极(22)及源极(24)，该至少一个核心单元(20)可通过操作以储存至少一个位的信息；逻辑电路(140)，在软编程确认操作期间可通过操作以提供调节的电压源(130)给该栅极(26)；以及传感器(150)，在软编程确认操作期间关于该至少一个核心单元(20)及可通过操作以根据软编程确认信号(170)确认该至少一个核心单元(20)的软编程；其中，在该调节的电压源(130)内的过冲实质上结束之后，该逻辑电路(140)提供软编程确认信号(170)给该传感器(150)以初始化该至少一个核心单元(20)的软编程确认。
2.如权力要求1所述的内存装置(10)，其中该逻辑电路(140)从该调节的电压源(130)施加第一电压(130)至该栅极(26)，并且其中在该调节的电压源(130)具有大于第二电压(160)的值之后，该逻辑电路(140)提供软编程确认信号(170)给该传感器(150)固定的时间周期(166)。
3.如权力要求2所述的内存装置(10)，其中该逻辑电路(140)包括第一电路(172)，当该调节的电压源(130)具有大于该第二电压(160)的值时产生第一信号(WAPDEV)；第二电路(174)，接收该第一信号(WAPDEV)及根据该第一信号(WAPDEV)产生表示该固定的时间周期(166)的第一等待信号(WAIT)；定时器电路(176)，接收该第一等待信号(RWAIT)及在该第一信号(WAPDEV)之后提供第二等待信号(WAIT)固定的时间周期(166)；以及状态机(178)，根据该第二等待信号(WAIT)提供软编程确认信号(170)给该传感器(150)。
4.如权力要求3所述的内存装置(10)，其中该第二电压(160)为大约4伏特或者4伏特以上，该第一电压(130)为大约2.7伏特并且该固定的时间周期(166)为大约200ns或200ns以上及大约500ns或500ns以下。
5.如权力要求3所述的内存装置(10)，其中该调节的电压源(130)包括在编程操作期间选择性地连接至该至少一个核心单元(20)的漏极(22)的漏极注入(131)。
6.如权力要求2所述的内存装置(10)，其中该固定的时间周期(166)为大约350ns或350ns以上及大约450ns或450ns以下。
7.一种在内存装置(10)中确认软编程的方法(300)，该内存装置(10)具有具备栅极(26)、漏极(22)及源极(24)的至少一个核心单元(20)，该方法(300)包括通过电压分压器(R1、R2)在软编程确认操作(302)期间提供(304)调节式电压源(130)给该栅极(26)；以及在该调节式电压源(130)的过冲(162)已经消退(310)之后使用传感器(150)确认(312)该至少一个核心单元(20)的软编程。
8.如权力要求7所述的方法(300)，其中提供调节的电压源(130)包括提供第一电压(130)给该栅极(26)，并且其中确认(312)软编程包括在该调节的电压源(130)大于调节电平(160)之后等待(310)固定的时间周期(166)；以及在该固定的时间周期(166)之后使用传感器(150)检测关于该至少一个核心单元(20)的电流(150)。
9.如权力要求8所述的方法(300)，其中等待(310)固定的时间周期(166)包括当该调节的电压源(130)具有大于该调节电平(160)的值时产生第一信号(WAPDEV)；根据该第一信号(WAPDEV)产生表示固定的时间周期(166)的第一等待信号(RWAIT)；在该第一信号(WAPDEV)之后提供第二等待信号(WAIT)固定的时间周期(166)；以及依据该第二等待信号(WAIT)提供软编程确认信号(170)至该传感器(150)。
10.如权力要求8所述的方法(300)，其中等待固定的时间周期(166)包括在该调节的电压源(130)大于该调节电平(160)之后等待大约350ns或350ns以上及大约450ns或450ns以下。
全文摘要
本发明揭示用于在内存装置(10)中确认一个或一个以上的内存单元(20)的软编程的方法及装置。该方法(300)包括提供电压源(130)给核心单元栅极(26)，以及在该调节的电压源(130)内的过冲(164)已经降下之后确认该单元(20)的软编程。本发明还揭示了内存装置(10)，该内存装置具有在软编程确认操作期间提供调节的电压源(130)给该单元栅极(26)的逻辑电路(140)，以及当第一电压(130)从该调节的电压源(130)施加至该栅极(26)时用以确认该单元(20)的软编程的传感器(150)。在该电压源(130)内的过冲(164)已经降下之后，该逻辑电路(140)提供软编程确认信号(170)给该传感器(150)以确认软编程。
文档编号G11C16/34GK1615525SQ02827249
公开日2005年5月11日 申请日期2002年12月17日 优先权日2002年1月16日
发明者S·K·亚查伦尼, E·V·小包蒂斯塔, W·F·李 申请人:先进微装置公司