专利名称：用以读取与非易失性存储单元阵列的无源区域相邻的非易失性存储单元的改进方法
技术领域：
本发明大体上涉及闪存单元器件，更具体地是涉及读取电荷的系统和方法的改良，该电荷先前被存储在邻接无源列的电荷捕获电介质闪存单元列中。
背景技术：
传统的浮栅闪存型电可擦除可编程只读存储器(EEPROM)，使用了存储单元(memory cell)，其特征在于位于晶体硅衬底上，具有以隧道氧化物(SiO2)、在该隧道氧化物上的多晶硅浮栅、在该浮栅上的层间电介质(一般为氧化物、氮化物、或氧化物堆叠)、和在该层间电介质上的控制栅极所形成的垂直堆叠。在衬底内的是位于该垂直堆叠下方的沟道区域，和在该沟道区域相对端的源极和漏极扩散区。
通过从沟道区域将热电子注入引入至浮栅以在浮栅建立非易失性负电荷，而编程(programming)浮栅闪存单元。可通过施加漏极至源极偏压随同高控制栅极正电压而达成热电子注入。当漏极至源极偏压加速电子朝向漏极时，栅极电压将沟道反向。加速的电子获得5.0至6.0电子伏特(eV)的能量，该能量足够高于越过沟道区域和隧道氧化物之间3.2eV的Si-SiO2能障(energy barrier)。当电子加速朝向漏极的时候，这些与晶格碰撞的电子在控制栅极电场的影响下重新朝向Si-SiO2界面移动，并获得充分的能量越过能障。
一旦编程了以后，在浮栅上的负电荷消耗能量而跨越过半导体栅极，并具有增加由源极区域、漏极区域、沟道区域和控制栅极所形成特征的场效晶体管(FET)的阈值电压的效果。在“读取”存储单元期间，可在预定的控制栅极电压下通过检测流经源极和漏极之间的电流大小，而检测存储单元的编程和未编程状态。
最近已发展出了一种新的电荷捕获电介质闪存单元结构。每个电荷捕获电介质闪存单元的特征在于位于晶体硅衬底的上端的绝缘隧道层、电荷捕获电介质层、绝缘上氧化层、和多晶硅控制栅极的垂直堆叠。
在阵列内的存储单元可排列成矩阵形式，而使得位线可由列内的存储单元共享，字线可由行内的存储单元共享。更具体地，在衬底内的是位于垂直堆叠下方的与各存储单元相关的沟道区域。多个位线扩散区的其中一个分离各沟道区域与邻接的沟道区域。位线扩散区形成各存储单元的源极区域和漏极区域。各多晶硅控制栅极可以是延伸在所有单元的绝缘上氧化层上的多晶硅字线的一部分，而使得所有的控制栅极被电连接。
类似于浮栅器件，通过从沟道区域将热电子注入引入至氮化物层以在存在于氮化物层中的电荷捕获区域内建立非易失性负电荷，而完成电荷捕获电介质闪存单元的编程。同样的，可通过施加漏极至源极偏压伴随着在控制栅极的高正电压而实现热电子注入。当漏极至源极偏压加速电子朝向漏极区域时，在控制栅极的高电压将沟道区域反向。加速的电子获得5.0至6.0电子伏特(eV)的能量，该能量足够高于越过沟道区域和隧道氧化物之间3.2eV的Si-SiO2能障。当电子加速朝向漏极区域的时候，这些与晶格碰撞的电子在控制栅极电场影响下重新朝向Si-SiO2界面移动，并具有充分的能量越过能障。因为氮化物层将注入的电子存储于捕获区域内，并且氮化物层是不同的电介质，所以该捕获的电子保留在靠近漏极区域的局部的漏极电荷存储区域内。
同样地，源极至漏极偏压可伴随着用在控制栅极的高正电压而将热电子注入至靠近源极区域的源极电荷存储区域。举例来说，将漏极区域接地，同时将栅极和源极区域施予高电压，可以将电子注入至源极位电荷存储区域。
以如此方式，能够使用电荷捕获电介质闪存单元器件来存储二个位的数据，一个在源极电荷存储区域(被称为源极位)，一个在电荷存储区域(被称为漏极位)。
由于事实上存储于存储区域的电荷仅增加在存储区域下方沟道区域位置部份的阈值电压，因此可通过检测在各源极存储区域和漏极存储区域下方的沟道区域中的沟道反向区域，而独立地读取各源极位和漏极位。欲“读取”漏极位时，将漏极区域接地，将电压施加于源极区域，并将稍为较高的电压施加于栅极。以此种方式，靠近源极/沟道结的沟道区域的部分将不会反向(因为栅极电压相对于源极区域电压并不足以将沟道反向)，可使用漏极/沟道结处的电流来检测由漏极位的编程状态所引起的阈值电压的改变。
同样地，欲“读取”源极位，将源极区域接地，而将电压施加到漏极区域，并将稍为较高的电压施加于栅极。以此种方式，靠近漏极/沟道结的沟道区域的部分将不会反向，可使用源极/沟道结处的电流来检测由源极位的编程状态所引起的阈值电压的改变。
图1显示了传统电荷捕获电介质闪存单元16的阵列的方块图。各成对邻接的位线扩散区14a至14h形成由此种成对的邻接位线14所定义的存储单元列18内的各存储单元16的源极区域和漏极区域。各字线12a至12e形成由如此字线12所定义的在存储单元16的行20a至20e内各存储单元16上的半导体控制栅极。
可通过将适当的编程电压电位和适当的读取电压电位施加于各位线扩散区14a至14h和各字线12a至12e，以个别对所选择的存储单元16进行编程和读取，而完成上述的阵列10内各存储单元16的各电荷捕获区域的编程和读取。
可通过将整体擦除(bulk erase)电压电位连接于各位线扩散区14a至14h和各字线12a至12e以同时整体擦除阵列10内的所有存储单元16，而擦除存储单元16内的已编程电荷。使用热空穴注入或穿隧存储的电荷进入栅极或衬底的整体擦除技术，在本领域为已知的技术。
与此种传统阵列相关的一个问题是，某些列可以是无源的。例如，若测试阵列10指示在列18b至18d内的存储单元并没有适当的操作，则阵列控制电路可以不起动这样的列18b至18d，而使得没有数据编程到该处的存储单元中。
关于无源列的一个问题是过擦除。当在无源列内的存储单元未被编程和读取时，这些存储单元在阵列中每次执行整体擦除时都会经历擦除。连续多次的擦除周期会造成电荷存储区域的耗尽(depletion)，因此而降低存储单元的阈值电压，甚至在其已擦除(未被编程)状态也是如此。
在如此状况，当与过擦除存储单元相关的字线被连接至用来在邻接无源列的列中读取选择的存储单元的读取电位时，流经过擦除存储单元的漏电流也许造成选择的存储单元的错误读取。
因此需要一种操作包含有无源列的存储单元阵列的阵列系统和方法，该系统和方法并没有传统系统的缺点。
发明内容
本发明的第一目的是要提供一种非易失性存储单元阵列，用来存储数据模式并再现该数据模式。此阵列包括a)半导体衬底；b)在该衬底内的多个平行和间隔开的位线扩散区，在这些位线之间定义间隔开的多个垂直沟道区域；c)位于该衬底上并用绝缘体薄膜、电荷捕获层、和第二绝缘体薄膜与该衬底隔离的多条平行间隔开的半导体字线，这些字线垂直于位线扩散区，并于字线和沟道区域的各交叉处形成存储单元；d)判定无源存储单元编程模式的电路；以及e)阵列控制电路，连接至各位线扩散区并连接至各字线。
在阵列内，存储单元的无源列的区块可包括第一无源列和第二无源列，此二无源列可邻接于存储单元的第一有源列与存储单元的第二有源列，并与之共享位线。在第一无源列和第二无源列之间可以有一个或多个额外的无源列。
无源存储单元编程模式可认出在该第一无源列、该第二无源列、和该一个或多个额外的无源列内选择的多个存储单元，将电荷存储于其中以便周期性地将电荷存储于存储单元的源极电荷捕获区域和漏极电荷捕获区域中，以防止过擦除。
无源存储单元编程模式最好识别出在第一无源列内和第二无源列内的所有的存储单元。或可取而代之，该无源存储单元编程模式可以是连续地选自多个无源编程模式的模式。多个无源编程模式，在施行预定次数的连续擦除周期之前，接续地将电荷存储于第一无源列和第二无源列内的各存储单元的各电荷捕获区域中至少一次。在各实施例中，编程模式可识别出在至少一个额外的无源列内选择的多个存储单元。
阵列控制电路可包括编程电路、读取电路和擦除电路。编程电路能使各位线扩散区和各字线连接至编程电位，用以将电荷存储于第一有源列内和第二有源列内选择的多个存储单元内。选择的多个存储单元表示数据模式的一部分。编程电路也能使各位线扩散区和各字线连接至编程电位，用以将电荷存储于第一无源列内、第二无源列内和/或至少一个表示无源存储单元编程模式的额外的无源列内选择的多个存储单元内，以防止在这样的无源列内存储器单元的过擦除。
读取电路能使各位线扩散区和各字线连接至编程电位，用以通过读取在第一有源列内和/或第二有源列内各存储单元而再现输入数据模式的部分。
擦除电路能使所有列的所有的存储单元(例如，第一有源列、第二有源列、第一无源列、第二无源列、和至少一个额外的无源列)连接至提供用来去除存储的电荷的擦除电压电位。
本发明的第二目的是要提供一种在非易失性存储单元阵列内存储数据模式并再现该数据模式的方法。在此阵列内，存储单元的无源列的区块可包括第一无源列、第二无源列，该二个无源列相邻并与第一有源列与第二有源列共享位线。在第一无源列与第二无源列之间可以有一个或多个额外的无源列。
本方法包括将电荷存储于第一有源列和/或第二有源列内选择的多个存储单元内。选择的多个存储单元表示数据模式的一部分。通过读取于第一有源列和/或第二有源列内各存储单元，而再现数据模式的部分。
阵列内存储器单元的擦除同样的包括将所有的存储单元连接至提供用来从各存储单元去除存储的电荷的电压电位。
为了防止在第一无源列和/或第二无源列内过擦除存储单元，本方法可进一步包括判定无源存储单元编程模式，并编程在第一无源列、第二无源列、和至少一个依于此的额外无源列的至少其中一个内的所有的或所选择的存储单元。无源存储单元编程模式可以识别在这样的列中选择的多个存储单元，将存储电荷于其中以便周期性地存储电荷以防止过擦除。无源存储单元编程模式可以是提供用于将电荷存储于这样的列内的所有存储单元上的模式。或可取而代之，无源存储单元编程模式可以是连续地选自多个无源编程模式的模式。多个无源编程模式，在施行预定次数的连续擦除周期之前，接续地将电荷存储于这样的列内的各存储单元的各源极电荷捕获区域和各漏极电荷捕获区域中至少一次。
为了能较佳地了解本发明，以及其它的和进一步的目的，可参照下列的说明，并结合附图。本发明的范围提出于所附的权利要求中。
图1为现有技术中已知的电荷捕获电介质闪存单元阵列的剖面示意图；图2为依照本发明一个实施例的电荷捕获电介质闪存单元阵列的方块示意图；图3为图2的电荷捕获电介质闪存单元阵列的剖面示意图；图4为表示阵列控制电路的示例操作的状态机视图；图5a为表示依照本发明的第一示例的无源存储单元编程模式的表；图5b为表示依照本发明的第二示例的无源存储单元编程模式的表；图6a为表示依照本发明的第一替代示例的无源存储单元编程模式的表；以及图6b为表示依照本发明的第二替代示例的无源存储单元编程模式的表。
具体实施例方式
现将参照附图而详细地说明本发明。在各附图中，相同的参考标记用来表示相同的组件。而且，附图并非按比例绘制，为了清楚显示的目的而刻意地将一些特征结构的尺寸绘得较大些。
图2以方块图的形式显示一个非易失性电荷捕获电介质闪存单元系统30的示例实施例。系统30包括制造于晶体半导体衬底上的非易失性电荷捕获存储单元48的阵列40和阵列控制电路62。
非易失性电荷捕获电介质闪存单元48的阵列40配置成矩阵格式，这些存储单元48以垂直的列45a至45h以及正交的水平行43a至43h的方式排列。在列45内的各存储单元48与在相同列45中的另一个存储单元48共享相同的沟道区域和二条位线扩散区49。二条位线49邻接于沟道区50并与沟道区50形成结(图3中)。在行43内的各存储单元48与在相同行43中的其它的存储单元48共享相同的半导体字线47或栅极。
图3表示分享共享字线47的非易失性存储单元48的单一行43的剖面图。配合图2参照图3，应了解到多晶硅字线47在行43内于各存储单元48上形成控制栅极60。各位线扩散区49与沟道区域50有相反的半导体导电性，而使得各位线扩散区49与二个沟道区域50形成半导体结，而位线扩散区49位于该二个沟道区域50之间。对于二列45中各存储单元，各位线扩散区49形成源极区域和/或漏极区域，该二列45由邻接到位线扩散区49的二个沟道区50所界定。例如，位线扩散区49c分别与列45b与45c的各沟道区域50b与50c形成结。在此示例实施例中，各存储单元48为n型金属氧化物半导体(n-mos)器件。在如此情况，各沟道区域50为用譬如硼的空穴施主掺杂质轻微注入的晶体硅的p型半导体，而各位线扩散区49为用譬如砷的电子施主掺杂质注入的譬如晶体硅的n型半导体。关于各存储单元48，沟道区域50上为可包含二氧化硅的第一绝缘层(或隧道层)54。隧道层54的厚度可在约50埃()至约150埃的范围内。更窄范围的实施例包括隧道层54的厚度约在60埃至约90埃的范围内，以及甚至更窄者，隧道层54的厚度约在70埃至约80埃的范围内。
在隧道层之上为电荷捕获层56，该电荷捕获层56包括源极电荷捕获区域或源极位62和漏极电荷捕获区域或漏极位64，用于存储表示为未经编程状态的中性电荷，和表示为编程状态的负电荷。电荷捕获层56可包括具有适合电荷捕获性质的氮化物，并可具有约为20埃至100埃的厚度。在示例实施例中，氮化物可选自由Si2N4、Si3N4和SiOXN4所组成的群组中。
在电荷捕获层56之上为上电介质层58。上电介质层58可以是二氧化硅或者可以是具有介电常数大于二氧化硅的介电常数的材料(例如，高K材料)。在较佳实施例中，高K材料可以选自由Al2O3、HfSixOy、HfO2、ZrO2、和ZrSixOy以及具有相似高介电常数的其它材料所组成的群组中。若上电介质层58为二氧化硅，则层58的厚度可以约为60埃至100埃。或可取而代之，若上电介质层58为高介电常数的材料，则其电厚度可以约为60埃至100埃，而其实际的厚度可以在约70埃至130埃范围内。具有更窄范围的实施例包括上电介质层58的厚度约在80埃至约120埃的范围内，以及甚至更窄者，上电介质层58的厚度约在90埃至约100埃的范围内。
在上电介质层58之上的是字线47，该字线47形成了在行43内各存储单元48上的栅极60。在示例实施例中，栅极60可包括厚度约为4,000埃的多晶硅。字线47连接至字线控制电路46。
再回头参照图2，阵列控制电路62包括字线控制电路46、位线控制电路44、电流传感器电路66、无源存储单元编程模式产生器电路32、存储单元编程控制电路34、存储单元读取控制电路36、阵列擦除控制电路38、分压器电路64、到正操作电源(Vc)的耦合70、到负操作电源(-Vc)的耦合71、和到接地的耦合68。
如前的讨论，在阵列内的某些列由于不适当的数据保留或不适当的操作而可以为无源式。如前面所讨论，当存储单元的栅极被高偏压以选择读取有源列中的有源存储单元，该有源存储单元与无源存储单元共享相同的字线时，无源列存储单元的连续擦除能导致过擦除和在二条位线之间的漏电流。
无源存储单元编程模式示例的揭示无源存储单元编程模式产生器32产生可由编程控制电路34所使用的无源存储单元编程模式，该编程控制电路34用来周期性地编程(例如，将电荷存入)无源列的存储单元48(或若存储单元48为单一位存储单元时，则为单一电荷捕获区域)的各源极电荷捕获区域62和各漏极电荷捕获区域64，以防止过擦除。
在一个简单实施例中，无源存储单元编程模式仅识别在至少二条边邻有源列的无源列(一个无源列区块)中各存储单元的各源极电荷捕获区域62和各漏极电荷捕获区域64。当如此情况时，编程控制电路34在各擦除周期之间将编程各存储单元。举例而言，若列45c、45d、45e、和45f为无源列，无源列45c和45f分别各边邻有源列45b和45g。如此情况，列45c可以称的为第一无源列45c；列45f可以称的为第二无源列45f；和列45d和45e可以称的为中央无源列45d、45e。
图5a表示了用于无源存储单元列的简单无源存储单元编程模式101。配合图2和3参照图5a，无源存储单元列的示例包括列45c至45f。列45c为第一无源列，边邻于有源列45b，列45f为第二无源列，边邻于有源列45g，各列45d和45e为中央无源列。
在第一无源列45c中的各存储单元48a至48n和在第二无源列45f中的各存储单元48a至48n包括在无源存储单元编程模式101中，如由各子列(sub column)62(表示源极电荷捕获区域62)和子列64(表示漏极电荷捕获区域64)中的“p”所指示。在执行擦除周期之前，此种无源存储单元编程模式101应用于编程在第一和第二无源列45c和45f内的各存储单元48，以防止这样的无源存储单元的耗尽和在读取周期期间的漏电流。
在第一局部实施例100中，在中央无源列45d、45e内的存储单元48并不包括于模式101中，而因此在擦除周期之前并未被编程。
在第二局部实施例102中，在中央无源列45d、45e内的各存储单元48a至48n包含于模式101中，而因此在擦除周期之前被编程。应了解到中央无源列45d、45e可被编程或预先设定至任何模式的状况。也应了解到中央无源列45d、45e可逻辑上与有源列和第一和第二无源列45c和45f隔离，而使得中央无源列45d、45e的编程和擦除与有源列以及该第一和第二无源列45c和45f的编程和擦除周期无关。更具体地，对于中央无源列45d、45e的逻辑存取路径可与有源列和该第一和第二无源列45c和45f的逻辑存取路径分离。
图5b为表示无源存储单元编程模式101′的替代实施例。除了直接邻接于有源列的源极电荷捕获区域62或漏极电荷捕获区域64包含在模式101′内而因此在擦除周期之前被编程之外，编程模式101′与相对图5a讨论的编程模式101类似。
举例而言，第一无源列45c的源极电荷捕获区域62邻接于有源列45b。因此第一无源列45c的源极电荷捕获区域62包含于模式101′内，如在此列中“p”所表示，而漏极电荷捕获区域64并未包含于101′内。
同样地，第二无源列45f的漏极电荷捕获区域64邻接于有源列45g。因此第二无源列45f的漏极电荷捕获区域64包含于模式101′内，而源极电荷捕获区域62并未包含于101′内。
另一无源存储单元编程模式的揭示如上的讨论，执行本发明的较佳系统包括编程无源列内的所有的存储单元，该无源列边邻有源列，以防止在读取有源列内各存储单元期间经由无源列内的任何存储单元而漏电流。然而，能想象得到达成本发明的结果的较佳方法是周期编程无源列内的存储单元，而使得无源列内的各无源存储单元每隔二个擦除周期或每隔三个擦除周期被编程。因此，图6a和图6b的无源存储单元编程模式，虽然可能并非是最佳的编程模式，但是仍在本发明的范围内。
图6a表示无源存储单元编程模式103的替代实施例。编程模式103包括第一编程模式(或第一周期)103a和第二编程模式(或第二周期)103b。无源存储单元的编程可于模式103a和模式103b之间替换。
第一无源列45c和第二无源列45f的各存储单元48a至48n的各源极电荷捕获区域62包括在第一周期103a中。第一无源列45c和第二无源列45f的各存储单元48a至48n的各漏极电荷捕获区域64包括在第二周期103b中。相似的二周期模式可施行于中央无源列45d、45e。
图6b中显示了第二替代及更复杂的无源存储单元编程模式104的实施例。编程模式104包括三个序列交替(或周期)的编程模式104a、104b、和104c，而使得无源列内仅三分之一的存储单元48a至48n在各擦除周期之间被编程，但各无源列内的所有的存储单元48a至48n在接受三次连续的擦除周期之前，先经过编程周期。更具体地，第一无源列45c内的各存储单元48a至48n仅被识别用于在三个存储单元组104a、104b、和104c其中之一中进行编程。仅有一个存储单元组(以交替方式选择)于连续的擦除周期之间被编程。相同的系统可应用于第二无源列45f，并可应用于中央无源列45d、45e。
以如此的二个替代实施例，中央无源列可编程或预先设定至任何模式，并且中央无源列可在分离的逻辑存取路径上与有源列和第一和第二无源列逻辑上隔离，使得中央无源列的编程和擦除与有源列和该第一和第二无源列的编程和擦除周期无关。
回头参照图2和图3，字线控制电路46依照由编程控制电路34、读取控制电路36、和擦除控制电路38所提供的信号而选择性地将各字线47a至47h连接至由分压器64所提供的电压(或至接地)。这些信号分别提供选择性地编程、选择性地读取、和以整体方式擦除阵列40内的存储单元48。
位线控制电路44依照由编程控制电路34、读取控制电路36、和擦除控制电路38所提供的信号而选择性地将各位线扩散区49a至49h连接至由分压器64所提供的电压或连接至电流传感器电路66。同样的，这些信号分别提供选择性地编程、选择性地读取、和以整体方式擦除阵列40内的存储单元48。
电流传感器电路66可利用已知的电路来感测在通过位线控制电路44连接到电流传感器电路66的所选择的位线上的电流。当适当的电位通过阵列控制电路62连接至适当的字线47和位线49以读取所选择的电荷捕获区域时，所感测的电流代表源极电荷捕获区域62或漏极电荷捕获区域64的所选择的其中之一的编程状态，将在此处详细说明。
配合图2和图3参照图4而作简要说明，阵列控制电路62操作于三种状态编程状态76，在此状态电荷选择性地存储于所选择的存储单元48其中之一的源极电荷捕获区域62或漏极电荷捕获区域64；读取状态78，在此状态检测所选择的存储单元48其中之一的源极电荷捕获区域62或漏极电荷捕获区域62所存储的电荷，以再现原本存储于此电荷捕获区域中的数据；和擦除状态78，在此状态于编程状态76中重新编程之前，先去除存储于一个或多个存储单元48的电荷捕获区域62或64中的电荷。
当在编程状态76时，编程控制电路45控制字线控制电路46和位线控制电路44的操作，使得将选择的电压连接至各字线47和各位线49，以依照将存储于阵列40中的数据而选择地编程在至少一个有源列48内的各存储单元48，以及依照由无源存储单元编程模式电路32所提供的无源存储单元编程模式而选择地编程在至少一个无源列内的各存储单元48。
在选择将要编程的存储单元48内，通过使用热电子注入技术将电子注入至源极电荷捕获区域62，而编程源极电荷捕获区域62。更具体地，编程控制电路45提供阵列控制电路62以将位线49和字线47连接至不同的电位(由分压器64所提供)，以在施加高电压于控制栅极时，能供应高源极至漏极偏压。举例而言，此种情况可参考存储单元48b，通过位线控制电路44将表示为存储单元48b的漏极区域的位线49c接地，并将表示为存储单元48b的源极区域的位线49b接至约5伏特电位而完成。同时，字线控制电路46将表示为存储单元48b的控制栅极60的所选择的字线47连接至约10伏特，而将非选择的字线(例如，未选用的字线)连接至地或小的负电压，以防止穿通(punch-through)漏电流流经与选择的存储单元48b共享相同的列的非选择的存储单元。控制栅极60上的电压将沟道区域50b反向，而高源极至漏极偏压吸取并加速电子从漏极区域49c进入沟道区域50b朝向源极区域49b。
电子的4.5eV至5eV的能量增益足够越过于沟道区域50b和隧道层54b界面处的3.1eV至3.5eV的能障。当电子加速朝向源极区域49b的时候，控制栅极60b上的高电压所产生的电场，重新将电子导向源极电荷捕获区域62b。这些横过界面进入源极电荷捕获区域62b的电子保持捕获于电荷捕获层56b内，用于后来的读取之用。
同样地，通过使用热电子注入技术将电子注入至漏极电荷捕获区域64，而编程漏极电荷捕获区域64。更具体地，阵列控制电路62连接位线49和字线47至不同的电位，以在施加高电压于控制栅极60时，能供应高的漏极至源极偏压。举例而言，此种情况可再参考存储单元48b，通过位线控制电路44将表示为存储单元48b的源极区域的位线49b接地，并将表示为存储单元48b的漏极区域的位线49c接至约5伏特电位而完成。同时，字线控制电路46将表示为控制栅极60的所选择的字线47连接至约10伏特，而将非选择的字线连接至地或小的负电压。再者，控制栅极60上的电压将沟道区域50b反向，而高漏极至源极偏压吸取并加速电子从源极区域49b进入沟道区域50b朝向漏极区域49c。
再次，电子的4.5eV至5eV的能量增益足够越过于沟道区域50b和隧道层54b界面处的3.1eV至3.5eV的能障。当电子加速朝向漏极区域52c的时候，控制栅极60b上的高电压所产生的电场，重新将电子导向漏极电荷捕获区域64b。
当在擦除状态74，擦除控制电路48控制字线控制电路46和位线控制电路44的操作，使得选择的电压连接至各字线47和各位线49，以擦除在阵列40内的各存储单元48。擦除控制电路48可提供位线控制电路44(和字线控制电路46)以将位线49(和字线47)连接至适当的电位，使得可通过使用热电子注入技术或将电子从电荷捕获层56穿隧入栅极60或衬底42的任何其中一种技术，将多个存储单元的源极电荷捕获区域62和漏极电荷捕获区域64擦除。此二种技术在本领域为已知的。
当在读取状态78时，读取控制电路36控制字线控制电路46和位线控制电路44的操作，使得选择的电压被连接至各字线47和各位线49，以选择地读取(例如，检测存在的存储电荷)在至少一个有源列48内的各存储单元48的各源极电荷捕获区域62和各漏极电荷捕获区域64，以再现原本存储于其中的数据。
应了解到在源极电荷捕获区域62或漏极电荷捕获区域64内存在的捕获电子影响在这样的电荷捕获区域下方的沟道区域50内的耗尽。当如此情况时，在源极电荷捕获区域62或漏极电荷捕获区域64中存在的捕获电子影响场效应晶体管(FET)的阈值电压，该场效应晶体管的结构特征在于具有控制栅极60、作用为源极区域的位线扩散区49、和作用为漏极区域的位线扩散区49。因此，可“读取”双位存储单元48的各位，或更具体地，存储于各源极电荷捕获区域62和漏极电荷捕获区域64内存在的电子可通过FET的操作而加以检测。
更具体地，可通过施加正电压于控制栅极60，施加较小的正电压于作用为漏极区域的位线，并将作用为源极区域的位线接地，而检测存储于源极电荷捕获区域62内存在的电子。然后在作用为漏极区域的位线，测量电流的流动。假设以适当的电压和阈值来测量(和假设没有漏电流从与所选择的存储单元48同一行内的相邻接于该存储单元48的存储单元流出，并假设没有漏电流从与所选择的存储单元48同一列内的相邻接于该存储单元48的存储单元流出)，若有电子捕获于源极电荷捕获区域62内，则在此包含漏极区域的位线上测量不到电流(或至少测量不到高于阈值的电流)。否则，若源极电荷捕获区域62充以中性电荷(例如，没有捕获的电子)，则有可测量到的电流流入用作为漏极区域的位线。同样地，可用相同的方法，检测存储于漏极电荷捕获区域64中存在的捕获电子，并仅使用作为源极区域的位线和用作为漏极区域的位线反向。
应了解到来自无源列45中的并邻接于选择的存储单元的临接存储单元48的漏电流，可能影响到正确的读取，而本发明所揭示的技术用于确保在这样的无源列中的此等存储单元并没有因为过擦除而遭受到漏电流。
虽然本发明已用某些较佳实施例而作了显示和说明，但是很显然的对于本领域技术人员而言，在阅读并了解本说明书后，可作等效的替换和修饰。例如，虽然已显示存储单元阵列为形成于硅衬底上的实质平面的构造，但应了解到本发明揭示的技术可应用于平面、鳍状构形，和其它可形成于适当的半导体衬底(例如，包括有体硅半导体衬底、绝缘体上硅(SOI)半导体衬底、蓝宝石上硅(SOS)半导体衬底、和由本领域已知的其它材料形成的半导体衬底)上的电荷捕获电介质闪存单元构造。本发明包括所有的如此的等效替代和修饰，并仅受下列权利要求所限制。
权利要求
1.一种在非易失性存储单元阵列内存储数据模式和再现该数据模式的方法，该阵列包括第一有源列的存储单元，邻接第一无源列的存储单元，并与该第一无源列的存储单元共享一条位线，该方法包括将电荷存储于该第一有源列内选择的多个该存储单元内，该选择的多个存储单元表示该输入数据模式的一部分；判定无源存储单元编程模式，该无源存储单元编程模式识别在该第一无源列中选择的将被存储电荷的多个存储单元，以便周期性地将电荷存储到第一无源列的该存储单元中以防止过擦除；将电荷存储于该第一无源列内该选择的多个该存储单元内；通过读取该第一有源列内的各存储单元，再现输入数据模式的部分；将该有源列内的所有存储单元和该无源列内的所有存储单元，连接到用来去除存储的电荷的电压电位。
2.如权利要求1所述的方法，其中该无源存储单元编程模式是用来将电荷存储于该第一无源列内所有的存储单元上的模式。
3.如权利要求1所述的方法，其中该无源存储单元编程模式是从多个无源编程模式中连续地选择的模式，该多个无源编程模式在施行预定次数的连续擦除周期之前，接续地使电荷存储于该第一无源列内的各存储单元至少一次。
4.如权利要求1所述的方法，其中该第一无源列是在无源列的连续区块内，该连续区块进一步包括第二无源列的存储单元，该第二无源列邻接于第二有源列的存储单元，并与该第二有源列共享一条位线；以及在该第一无源列与该第二无源列之间至少有一条额外无源列的存储单元；该无源存储单元编程模式进一步识别在该第二无源列内选择的将被存储电荷的多个存储单元，以便周期性地将电荷存储于该第二无源列的多个该存储单元中以防止过擦除；该方法进一步包括将电荷存储于该第二有源列内选择的多个该存储单元内，该选择的多个存储单元表示该输入数据模式的第二部分；将电荷存储于该第二无源列内该选择的多个该存储单元内；通过读取该第二有源列内的各存储单元，再现该输入数据模式的该第二部分；以及其中将该第一有源列和该第一无源列内的所有存储单元连接到用来去除存储的电荷的电压电位的该步骤进一步包括，同时将该第二有源列、该第二无源列、和该至少一条额外列内的所有的存储单元连接至这些电压电位。
5.如权利要求4所述的方法，其中该无源编程模式是用来将电荷存储于该第一无源列与该第二无源列内所有的存储单元上的模式。
6.如权利要求5所述的方法，其中该无源编程模式进一步用于将电荷存储于该至少一条额外无源列内的这些存储单元的至少一部分。
7.如权利要求6所述的方法，其中将电荷存储于该至少一条额外的无源列内的这些存储单元的至少一部分与将电荷存储于该第一无源列与该第二无源列内的所有的存储单元无关。
8.如权利要求4所述的方法，其中该无源编程模式是从多个无源编程模式中连续地选择的模式，该多个无源编程模式在施行预定次数的连续擦除周期只前，接续地使电荷存储于该第一无源列和该第二无源列内的各存储单元至少一次。
9.如权利要求8所述的方法，其中该无源编程模式进一步用于将电荷存储于该至少一条额外无源列内的这些存储单元的至少一部分。
10.一种用来存储数据模式和再现该数据模式的非易失性存储单元阵列，该阵列包括半导体衬底；在该衬底内的多个平行和间隔开的位线扩散区，以在这些位线扩散区之间界定间隔开的多个垂直沟道区域；位于该衬底上并用绝缘体薄膜、电荷存储区域、和第二绝缘体薄膜与该衬底隔离的多条平行间隔开的半导体字线，这些字线垂直于位线扩散区，并在字线和沟道区域的各交叉处形成存储单元；用于判定无源存储单元编程模式的装置，该无源存储单元编程模式识别在第一无源列中选择的多个存储单元，该第一无源列包括由多个垂直沟道区域的其中第一单个与各多条字线的交叉处所形成的其中将被存储电荷的这些存储单元，以便周期性地存储电荷于该第一无源列的该存储单元中以防止过擦除；阵列控制电路，连接至各位线扩散区和连接至各字线，以及包括编程电路，用来将各位线扩散区和各字线连接至编程电位，以便将电荷存储于第一有源列内所选择的多个存储单元内，该第一有源列包括由多个垂直沟道区域中的第二单个与各多条字线的交叉处所形成的这些存储单元，该多个垂直沟道区域的第二单个邻接于该多个垂直沟道区域中的该第一单个，该选择的多个存储单元表示数据模式的一部分；以及将电荷存储于该第一无源列中所选择的多个存储单元；读取电路，用来将各位线扩散区和各字线连接至编程电位，以便通过读取在该第一有源列内的各存储单元而再现该输入数据模式的部分；擦除电路，用来将该有源列的该存储单元和该无源列的该存储单元内的所有存储单元，连接到用来去除存储的电荷的擦除电压电位。
11.如权利要求10所述的阵列，其中该无源存储单元编程模式是用于将电荷存储于该第一无源列内所有的存储单元的模式。
12.如权利要求10所述的阵列，其中该无源存储单元编程模式是从多个无源编程模式中连续地选择的模式，该多个无源编程模式在施行预定次数的连续擦除周期之前，接续地使电荷存储在该第一无源列内的各存储单元至少一次。
13.如权利要求10所述的阵列，其中该第一无源列是在无源列的连续区块内，该连续区块进一步包括第二无源列的存储单元，该第二无源列邻接于第二有源列的存储单元；以及在该第一无源列与该第二无源列之间至少有一条额外无源列的存储单元；该无源存储单元编程模式进一步识别在该第二无源列内选择的其中将被存储电荷的多个存储单元，以便周期性地将电荷存储于该第二无源列的该存储单元中以防止过擦除；该编程电路进一步提供将电荷存储于该第二有源列内选择的多个该存储单元内，该选择的多个存储单元表示该数据模式的第二部分；将电荷存储于该第二无源列内该选择的多个该存储单元内；该读取电路进一步通过读取该第二有源列内的各存储单元，而再现该输入数据模式的该第二部分；以及该擦除电路进一步将该第二有源列、该第二无源列、和该至少一条额外列内的所有的存储单元连接到擦除电压电位。
14.如权利要求13所述的阵列，其中该无源编程模式是用于将电荷存储在该第一无源列和该第二无源列内所有的存储单元的模式。
15.如权利要求14所述的阵列，其中该无源编程模式进一步用于将电荷存储在该至少一条额外无源列内的这些存储单元的至少一部分。
16.如权利要求15所述的阵列，其中将电荷存储在该至少一条额外的无源列内的这些存储单元的至少一部分与将电荷存储于该第一无源列与该第二无源列内的所有的存储单元无关。
17.如权利要求13所述的阵列，其中该无源编程模式是从多个无源编程模式中连续地选择的模式，该多个无源编程模式在施行预定次数的连续擦除周期之前，接续地使电荷存储于该第一无源列与第二无源列内的各存储单元至少一次。
18.如权利要求17所述的阵列，其中该无源编程模式进一步用于将电荷存储于该至少一条额外无源列内的这些存储单元的至少一部分。
全文摘要
一种在包含了有源列(45b)与(45g)和无源(例如，有缺陷的)列(46c)与(45f)的存储单元(48)的阵列(30)内存储数据模式与再现该数据模式的方法，包括在该有源列(45b)和(45g)内存储该数据模式。确认无源存储单元编程模式(32)。该无源存储单元编程模式(32)识别在无源列(45c)和(45f)中所有的或选择的多个存储单元(48)，以将电荷存储在这些存储单元(48)中，以便周期性地将电荷存储于这些存储单元(48)中，防止在整体擦除期间过擦除和漏电至有源存储单元(48)中。
文档编号G11C16/04GK1745434SQ200480003139
公开日2006年3月8日 申请日期2004年1月8日 优先权日2003年1月29日
发明者E·夏, D·G·汉密尔顿, M-H·谢, E·朗宁, E·阿吉明, 陈伯伶, M·W·伦道夫, 何毅 申请人:先进微装置公司