带定时开关的信息载体及半导体集成电路的制作方法

专利名称：带定时开关的信息载体及半导体集成电路的制作方法
技术领域：
本发明涉;ML无电源状态下可以进行寿命时间管理的信息载^i半争沐集 成电路。
背景M
信息^^土会的:^,作为信息载体的半"HM^器的普及日;^著。 特别是，tt摄^^几、数多射目#手机的普及，大量使用闪存(例如，参照非 专利文献l )。在音乐传送领域中，将闪存M带通用净行总线连接器的外壳中， 而JM艮容易与个人计,(PC)相连接、携带方便，所以侦月得很多。
内容传送^^l有线电^脉互联网已经普及了，如M签约的下载用终端， 无"^H"么时候都肯诚受内容传itl良务。但是，即^A签约的顾客，在没有下栽
用终端时，也不能^j ]例如书房的个人计^fe^移动式终端、或者车内终端等
;JM^听内容。
另外，虽然M—定期间可视听的CD、 DVD都e^/^f^，但是视听结
束后的存储介质成为了废弃物，留下环嫂上的问题。即，存在谁处理该^t介 质的问题，妨碍了普及。
非专利文献1《闪存经济最前线》工业调查会(东京)

发明内容
本发明是鉴于上述情况而完成的，提^"种内^a供者能够i议内容的使 用期间且位^^便宜的信息载体和4^集成电路。
为了解决上述问题，本发明的带定时开关的信息载体的特征在于包括存 储器单元阵列；与所it^器单元阵列的位线连接的滅解码器；与所^4## 器单元阵列的字线连接的字线解码器；与所述^fi^jlf码器连接的^^型放大器； 与所述字线解码器连接的字线型》欠大器；夹^il者^^^^在所述位线型放大器和 所述位线解码器之间、并对所述位线放大器和所述位线解码器之间的通路(access)进行无电源时间管理的^R^定时开关；i5Jt^斤述"f^定时开关的 操怍时期的定时开关初始化设备；连接到所述位线型放大器和所述字线型放大 器上以对其i^f谁制的、J^ii^ti^^输出信号的I/O端子的控制器。
本发明的半**^电路的特征在于包括M器单元阵列；与所ii^ft 器单元阵列的位线连接的位线解码器；与所i^4^器单元阵列的字线连接的字 线解码器；与所述位线解码器连接的^型放大器；与所述字^j^码器连接的 字线型放大器；夹在或者桥接在所述位线型放大器和所述位线解码^t间、并 对所述位统改大器和所述^^解码恭之间的通路进行无电源时间管理的半#
定时开关；i5Jt^斤ii半"^^定时开关的，时期的定时开关初始^f匕i殳备。
能够提#-"种内^€供者能够^^内容的^^期间、在^^I期间结^还
可以作为通用絲I^M且位^^U:的信息栽体和^N^絲电路。


图lSj兑明4^发明的差^L念的模式图。
图2是##本发明第i实施方式的信息载体的结构图。
图3是才Nt本发明第2实施方式的信息栽体的结构图。
图4是才緣本发明第3实施方式的信息栽体的结构图。
图5是條本发明第4实齢式的信息载体的结构图。
图6是才娥本发明第5实^r式的信息载体的结构图。
图7 ^来说明SSAD的^i^接的电路图。
图8 ;UU来说明SSAD的^i^结构的剖面图。
图9 ，来说明SSAD的差^>使用方法的冲匡图。
图10是说明SSAD的常闭型和常开型2个J4^形随时间变化的图。
图11是说明通过常闭型和常开型的组合的凸型和凹型随时间变化的图。
图12^)来说明采用SSAD，在一定时间^一次删去多个，的方法的 电路图。
(才鄉兌明) 100信息载体 101 ，器单元阵列103 SSAD (时錄置)
105字线(WL),器
107位线(BL)解码器
109字线型(HV型)放大器
111 M型(LV型)放大器
113控制器
115 IZO端子
117密码装置
119 SSAD初始化开关
M实施方式
在说明本发明的实施方^^前，说明本发明的思路。有些情况下想限于在 一定的期间内来提供图像信息或者声音信息。例如，M连续广播节目的广播 期间内提供可视听的数据，或者想在发表日之前发布新的内容以^jt^表日同时 甜的卿。
为了实5Lh述目的，考虑将^^信息的半"^^賭器和控制时间(期间) 的半*定时开关组合在^。对于半导体定时开关，本发明者已经作为时效 HWt了很多的7^Hf (例如日本专利特开2004 - 94922、日本专利特开2004 -172404、日本专利特开2004， 326, 981等)。M首先来说明时效H^ (SSAD (Solid State Aging Device))的^i。
图7是示出iMl 了 SSAD的M电路系统的图。如图所示，SSAD3构成为 被桥接(上)#夹(下)在用于记录内^Kt密信息的，器1与用于将其 读出的解码器2之间。由于无，I5—种功育,目同，所以在电路设计的情况下 可以自由^i^H壬意一种。功肯&SSAD3进行无电源时间管理，控制*器1 和解码器2之间的 。结果是，只有预MSSAD 3中i议的有效期限内才 能读出^f^^器l中的信息。^Wl内容A^乐内容的话，只有M限期 限内能够视听娱乐内容。
图8是用来实现上述SSAD的^^结构的一个实例。> fe^i^L20的表面部 分上^HU源极区21和漏极区22，在源极区21和漏极区22之间的沟道23 JiiiMii^^ (第1 ) 24形成浮动栅极25，在其上夹着^tM(第2 26形錄制 127。在源极区21和漏极区22中分别i线
源电极28和漏电极29。
该结构虽然J^^上与2层 结构的EEPROM相同，但是与^:的# 器单;U目比^ti^l24的,变薄了。 ^fc说，与j的4^器单元的隧 ii^M的膜厚是10nm左右相比，时效H^中iMl的，器单元的l^t^ 膜变薄到1^6nm。其中，例如^jfe^刀始化的时刻，电子被^A^动柵敗25，崎 时间该电子逐渐通ii^散而湮灭。沟道23在初始化的时刻导通，但;U:终断开 源电极28与漏电极29。即，该设备的源电极28和漏电极29成为输入输出端子， 构成无电源定时开关。
在时效糾中，有直到寿扭束时信号消失的常闭型和直到寿賴束时产 生信号的常开型2种。在此，事先在图9中归纳了常闭型和常开型的分类。
常闭型在将电荷注A^栅欧中之前处于断开状态。将电荷注AJiJ栅极中而 成导通状态(初始化)。通it^:漏电流^Ai'J栅极中的电荷逐渐消失，输出信号 随时间减少。在图10 U)的曲线中示出了该状态。如果是pMOSFET型、则 ^AJij栅极中的是电子，如果是nMOSFET型、则^Afl]栅极中的是空穴。这 样就实现了"在寿命Tl内忘记"的功能。
常开型预先将杂质扩W'J沟道中，在将电荷^Ai'J栅极中之前处于导通状 态。将电荷注A^栅极中而成断开状态(初始化)。通it^r漏电流^A^桥欧中 的电荷，消失，输出信号随时间增大。在图IO (b)的曲线中示出了该状态。 示出了在时间t2时沟道反转，信号急剧增大的状态。如果是pMOSFET型、 则;iiA^Wl中的是的空穴，如果是nMOSFET型、则;^AJ!jWl中的是电子， 这样就实现了"在寿命T2内想起"的功能。
其中，将寿命t2的常开型时效糾和寿命Tl的常闭型时效器件串^i^接时， 满足T2々1的条降时，如图ll (a)所示，信号的时间变化呈凸型。另一方面， 将寿命t2的常开型时效M和寿命Tl的常闭型时效器件并^i^接时，满足 T2^rl的糾时，如图ll (b)所示，信号的时间变^E凹型。
另外，虽然单独采用时效糾时难以控制寿命偏差，但是本发明人已经提 出了将多个时效器件并^i^接从而控制寿命偏差的方法(参照日本专利特开 2004 -172404号)。
接下来，尝试考虑在半^M^器中加入妙系统的t姊下的文件存储器的位成本。考;i^iy^电路上实现^系统时，位成本it^，器区域的^^ 与安全区域的^t^除以，器的位数。这种情况下，如果能够将务賭器区
錄妙区域单片化，就能够大幅度地剩^i絲。
因此尝^"虑在半"f^^m器中添加了 SSAD的混#1##器。可以认为， 在同一个芯片尺寸中"械了 SSAD的情况下，总位数可能斷氐了百分U，整 体的位^P^低了 。虽然5ME作为文件^^器的NAND型闪存正在市场上流行， 但是即使NAND型闪存的微细化&3 了极限，也意p絲可以抑制加入了妙系 统的位成本。
可是，将NAND型闪存^具有通用串行总线连接器的封装中的所谓的 USB ，!^t为信息载体(数据移动器)逐^f^皮广泛使用。如^该NAND型 闪速信息载体中附加了 SSAD,就能够作为带使用期限的信息载^^^^市场， 在^^期PIUt期后，如^该信息载体中^X新的内容，还可以作为通常的信 息载体而再利用。
图i是说明本发明的差^^原理的图，由满;t^发明的结构的带SSAD的
NAND闪存(例如USB M器)所构成，将内^^在由NAND闪存构成的 賴器单元阵列中，SSAD管理该内容的有效期P艮。SSAD因为没有电l就能够 进行时间管理，所以不必在USB存储器中装电池。而且，在SSAD所管理的有 效期限以外，该USB M器还能够作为通常的USB M器加以利用。另外， 如果内容传送商(第1 4^者)能浙M管理密^^事先更新并校正SSAD 就能够随时重^fi议SSAD的有效期限，所以能够作为内容传送用的数^f多动 器进行再利用。这样，存储介质不会成为废飾^t^本发明的一大优点。 下面说明本发明的M实施方式。 (第1实施方式)
图2是示出根椐第1实施方式的信息栽体的基^系统的结构图。该系统由 内容提供者(第1使用者)W^斤者(终i^f吏用者)通过I/O端子115来访问 的控制器113;接#自于该控制器113的输入的HV (high voltage)型放大电 路(字线型放大电路)109;以^I于输出对所述控制器113的输出并^^自 于所述控制器U3的输入的LV (lowvoltage)型放大电路(位线型放大电路、 读出放大器)111;所述LV型放大电路m所控制的^ (BL)解码器107; 所述HV型放大电路109所控制的字线(WL)解码器105;由所述BL解码器107控制M且由所述WL解码器控制字线的M器单元阵列101; iMl被夹在 所述LV型放大电路111与所述BL解码器107之间的形式iMt所述LV型控制 装置与所述BL解码器之间的通路进行无电源时间管理的SSAD 103;插在 SSAD 103和HV型放大器109之间以进行SSAD 103的初始化的初始化开关(初 始化部件)119构成。
所述初始化开关119由密码装置117控制，持有密M的第1 <^1者通过控 制器113 # 予到密码装置117中(图中为了简化用虚线直接连接第1 ^ 1 者和密码装置119 )，初始化开关119导通，使HV型放大器109初始化(充电) SSAD103。充电结^， ^M^器单元阵列101中记录了内容。所谓内容包括 电影、图像、游戏等。
上述信息载体能够实现为集成电路芯片，该情形下上述初始化开关119是在 其中形成了 SSAD103的^^中的卦其中形成了員器单元阵列101内的各 块的^^中的阱之间插入的、由密石驰制其开关的初始化开关。
另外，上述絲电路芯片能够絲带USB连接器的封装中，能衡为所谓 的USB賴H^。
终端^^I者没有密石械，只是读出内容。密石緣由内容发送商管理，前提 是与内容发送商签约、对内^itfrf见听的终端^^者不知道该密a。
换言之，可以说能够才娥有无密>^^区别^^者。有密敏的^^I者是 第1 4M者，没有密敏的^^J者是终端^D者。另外，也可以i^出示密码 键的朋者是终端朋者。
即，本实施方式的信息载体以具有密码健、能够访问控制器U3的人为信息 提供者，允许向員器单元阵列101中进行写A^删除；且以没有密石^^访 问控制器113的人为信息利用者，只有在由SSAD 103管iW^器单元101内的 信息的期望时期内才允i恃出信息。
其中，密码装置117可以是软件也可以是硬件。在软件的情形下，可以事先 ^f^^賭区域(既可以是絲器单元P车列101的一部分，也可以是控制器U3 内的其它M区域)中，第1 4M者对控制器113出示密^时，控制器113 ^^m区域中M密码软件，第1 ^^者^U所出示的密^^除密码。这样 进行SSAD 103的初始化。
虽然SSAD 103只在无电池情况下^f见听或者阅览的时间进行管理，但是如在前述的图10、 11中所说明的，基4Ui具有四个功能。第1，虽然在某一寿命 以貧T以访问(access),但;^^过该寿命时不能访问(图10 (a))。第2，虽然 在某一寿命以前不能访问，但A^过该寿命时可以访问(图10 (b ))。第3,虽 然在第一寿命以前不能访问，但是在第一寿命和第二寿命之间可以访问，在第 二寿命以后不能再访问(图11 (a))。第4，虽然在第一寿命以1tT以访问，但 是在第一寿命和第2寿命之间不能访问，在第二寿命以后可再次访问(图11 (b))。
iM) 了 SSAD 103的系统能够通it^且鍵四个功能来管理内容阅览期间。但 是，因为要进行无电源时间管理，所以不需要在信息载体100中装电池，也不 需要事先与提供电源的端子等连接。但是，使信息载体100本身进^怍时， 当然要通过IZO端子115来供电。
在 实^"式中，该SSAD 103管理BL解码器107和LV型放大电路U1 之间的逸洛。使用具有图10 (b)的功能的常开型SSAD的情形下，寿命结束 时，SSAD变成低阻抗，停止BL解码器107的功能。同样，^^I具有图10 (a )、 图11 (a)、 (b)的功能的SSAD时，；^M在SSAD103中所i议的内容阅览
期间以外终端^^]者不育腿过控制器来读出^^4^器单元阵列ioi中的内 容。
与itbf目对，第i使用者能够^^终衞吏用者不知道的密^，通it^制器
113控制HV型放大电路，^i议SSAD103的寿命。即，即使中断一次有效期 限，也能够通过4^^命而延长阅览期间，或将别的内容记^MW器单元 阵列101中，并i5^命。
另夕卜，如图10 (a)、图11 (a)、 (b)，由于中断寿命而不能访问信息的情 形下，即中断寿命后不能阅览的情形下，当终端^^]者通过控制器来访问， 器单元阵列时，LV型放大电路111不肯^#来自于BL解码器107的信号。此 时LV型放大电路111将没有取得来自于BL解码器107的信号的事实传达给控 制器113,控制器113可以命令HV型放大电iWie^i^器单元阵列101 中的信息一次删去(闪存)。
即，控制器113判断为BL解码器107和HV型放大器109之间的iW4皮切 断时，控制器113可以为LV型放大器111发送以下命令，即，通过WL解码 器105、 ^^4^器单元阵列101中的记录了信息的才^:或者，器单元阵列101的4^M器单元中进行同时写入、4^删除所记录的信息的命令。这种情况 下，寿扭束的信息AUt时开始被物SJi删除。
-to^，闪存iM)HV型来向l9H^高电压，通过使4^4^器单元为"o" 来实现。具#^说，通*图2~图6的!9Ni加来自于HV型放大电路的高电压，
^t应模夹的M器单;Ul者4^^器单元中写入"o"。与W目对，在此说明
iMI字^JW器在^l^器单元中写入"i"从而删擔息的方法。林实施方 式中可以选#(^一种方法。
另外，在后述的图3、图6的系统中，同样可以通过中断来自于BL解码器 107的信号进行闪存。另一方面，在后述的图4、图5、图6中，可以通过中断 来自于字线解码器105的信号进行闪存。图6可以在字线解码器105或者^ 解码器107的信号中断时进行闪存。
因为上述功能也可以应用日本专利特开2004 -326981号^^艮中公开的冲i^ 来实现，所以对上述公报的内^ii行简单地说明。图12;UM1了上述公报的图 11的图(但是 了参考才斜己)。该半^f^^^置40包括非易失'1^##器 单元41;在与機器单元41的栅^i^接的字线和升压电路43之间所连接的设 置用晶体管42;输入端与升压电路43连接且输出端与晶体管42的栅^fei^接， 在寿*束前进^^出时输出信号比晶体管42的阈值低，在寿*^进^^ 出时输出信号比晶体管42的阈值高的时^L^置44。在时^t^置44的寿*束 后给M电时，晶体管42成导通状态，，器单元41中，的信息被重置。
在本实施方式中适用上述方法的情形下，虽然希望时效电路44还包括 SSAD103，但是升压电路43可以iMlHV型放大电路109。容易用NAND单 元置换賴器单元41。
另外，在上述实例中，中断寿命后，终端使用者通过控制器访问M器单 元阵列时，虽然LV型放大电路111不負诚收来自于BL解码器107的信号，但 是还能够发*自于SSAD 103的是否拒绝访问的信号。这时LV型放大电路 111将该是否拒绝访问的信号传it^"控制器113，控制器113还能^"令HV型 放大电路109进行員器单元阵列101的闪存。
以上，##第1实施方式，通过使SSAD 103插在BL解码器107和LV型 放大电路lll之间，可以设定信息载体的使用期限，可以实l Mi^M氐的带期 限的信息载体。(第2实施方式)图3是根据第2实施方式的信息载体的结构图。与第1实施方iU目同的要 素赋予相同的才射己，省略重复的说明。在图3中，具有图10 (a)、 (b)、图11 (a )、 ( b )中的任何一种功能的SSAD 103桥接在BL解码器107和LV型放大 电路之间。该情形下，SSAD在非访问状态(关闭状态)时，BL解码器107和 LV型放大电路t间成断开状态，停止BL解码器107的功能，由此能够,与 第l实施方i^目同的^。 (第3实施方式)图4是根椐第3实施方式的信息载体的结构图。与第1实施方^目同的要 素赋予相同的^i己，省略重复的说明。在图4中，具有图10 (a)、 (b)、图11 U)、 (b)中的^f5f—种功能的SSAD 103^^在WL解码器105和HV型放 大电狄间。读出^v ^m器单元阵列101中的信息时，WL,器105必 须切换各*器单元晶体管的导#断开，中断HV放大电路109和WL解码 器105之间的iW，控制器113不f诚制WL解码器105时，实质上不能读出 ^ft器单元阵列中絲的信息。这样##笫3实施方式能够取得与第1实施 方式和第2实施方^目同的^t^功能。 (第4实施方式)图5是根悟第4实施方式的信息栽体的结构图。与第1实施方i^目同的要 素赋予相同的才朽己，省略重复的说明。在图5中，具有图10 (a)、 (b)、图11 (a )、 (b)中的任何"^Ft功能的SSAD 103夹在WL解码器105和HV型;^L 电路109之间。SSAD 103的输入输出端子的一端例如成为接地。因此与WL 解码器105连接的SSAD103的另一端也成为低阻抗，停止WL解码器的功能。即他麵第4实施方式中，控制器113判断为位线解码器107和位线型放大器 111之间的il^^cMlf时，控制器113也可对字线型放大器109发出以下命令， 即竭过字^J^码器105^m器单元阵列101中的记录了信息的模块中或者在 ，器单元阵列101的^##器单元中同时进行写入、完全删去所记录的信 息的命令。这样，才緣第4实施方式，能够实现与第1 第3实施方^目同的功能和效果。(第5实施方式)图6是根據第5实施方式的信息载体的结构图。与第1实施方^目同的要 素赋予相同的才射己，省略重复的说明。在图6中，具有图10 (a)、 (b)、图11 (a )、 ( b)中的任何一种功能的SSAD 103夹在WL解码器105和HV型放大 电路109之间以及BL解码器107和LV型放大电路111之间。SSAD 103成访 问状态时，SSAD 103的输入输出端子的一端例如成为地电平。因此与WL解 码器105、 BL解码器107连接的SSAD 103的另一端械为低l2^,停止WL 解码器105、 BL解码器107的功能。这样，根提第5实施方式，能够实现与上述实施方^目同的功f沐^。 上面虽然通过实施方式说明了本发明，但是本发明并不限于上述实施方式 本身，在实施阶段不脱离^"旨的范围内可以对构成要素进行变形以^^化。 另夕卜，通錄上述实施方式中^/Hf的多个构成要素的适当组合可以形成多种发明。例如，也可以删除在实施方式中示出的4^构成要素中的;i^构成要素。而且也可以适当组合在不同的实施方式中所涉及的构成要素。
权利要求
1.一种带定时开关的信息载体，其特征在于包括存储器单元阵列；与所述存储器单元阵列的位线连接的位线解码器；与所述存储器单元阵列的字线连接的字线解码器；与所述位线解码器连接的位线型放大器；与所述字线解码器连接的字线型放大器；夹在或者桥接在所述位线型放大器和所述位线解码器之间、对所述位线放大器和所述位线解码器之间的通路进行无电源时间管理的半导体定时开关；设定所述半导体定时开关的操作时期的定时开关初始化设备；和与所述位线型放大器和所述字线型放大器连接以对其进行控制的、具有发送和接受输入输出信号的I/O端子的控制器。
2. —种带定时开关的信息载体，其特征在于包括 ，器单元阵列；与所ii^器单元阵列的錢连接的^Jf码器； 与所ii^器单元阵列的字线连接的字钱Jf码器； 与所i^i^M马器连接的鹏型放大器； 与所述字线解码器连接的字线型放大器；夹在或##在所述字线型放大器和所述字^^码11^间、对所述字絲大 器和所述字线,^间的if^进行无电源时间管理的半科定时开关； ^^所述半"W定时开关的M时期的定时开关初始化设备；和 与所述^型放大器和所述字线型放大器连接以对其进^^制的、具有发 iH^t输7v输出信号的I/O端子的控制器。
3. ^U，虔求1或2中记栽的带定时开关的信息载体，其特征在于定时开 关初始化设备是在所述半#定时开关和所述字蘇改大恭之间插入的、用密码 控制其开关的初始化开关。
4. Wj要求1或2中记栽的带定时开关的信息载体，^#征在于:所述1/0 端子具有输入被记录在所述，器单元阵列中且来自于信息炎供者的所述信息 的第1输入输出端子、和信息利用者用来访问所述信息的第2输入输出端子。
5. ^f'漆求4中记载的带定时开关的信息载体，^#*于在所述信息 提供者通i^斤述控制^^怍密^时，所述开关初始化设备在M^的时间扭所 述字线型放大器和所述半#定时开关之间连接，从所述字线型放大器向所述 半导水时限开关注入初始电荷，将所述半^定时开关i议为时间展开的初始状态。
6. 积为j要求4中记载的带定时开关的信息载体，其特征在于所述信息利 用者通it^斤述控制器，#所述半#定时开关管理的有效期限内利用在所述 ，器单元阵列中，的所述信息。
7. ;M'决求4中记载的带定时开关的信息载体，^##于当所述信息 利用者通it/斤述控制器访问所ii^器单元阵列时，所述控制器4娥所述位线 型放大器对所述控制器的响应，判断是否由所述半#定时开关断开了所述位 线解码器与所述位线型放大器之间或者所述字线解码器与所述字线型放大#^
8. ^5U'j要求4中记载的带定时开关的信息载体，其特机在于以具有密石m^访问所述控制器的人作为所述信息炎供者，允许向所述M器单元阵列中写A^f'J除；且以不具有所述密^ miL访问所述控制器的人作为所述信息利 用者，^所述定时开关管理所ii^器单元内的信息的希望期间内，允许对 所述信息进4ti^出。
9. ^5U'j要求1中记载的带定时开关的信息载体，^##于所述控制 器判断为所述位线解码器与所述位线型放大器之间的iW4皮断开时，所述控制 器对所述字线型放大器发出以下命令，即，通it^斤述字线解码器在所ii^器 单元阵列中的记录了信息的块中或者在所i44^器单元阵列的4^M^器单元 中同时进行写入、4^删除所记录的信息的命令。
10. —种半"!^^M^器，^#棘于在带iM串行总线连接器的封装中 ^1t4有^U'J要求1或2中记载的带定时开关的信息载体。
11. ^5U慎求1或2中记栽的带定时开关的信息载体，其特征在于 还包，成了所述信息载体的半"H^1^，所述定时开关初始化装置是在其中形成了所述半导体定时开关的所述半 "f^^^L中的阱与其中形成了所述M器单元阵列内的各块的所述半"f^S^L 中的阱之间插入的、由密石^t制其开关的初始化开关。
12. —种半科絲电路，^#絲于包括^N^^K;和在所述半"f^^i^Ji形成的功能电路，所述功能电路包拾員器单元阵列；与所i^W器单元阵列的滅连接的位^F码器； 与所ii^t器单元阵列的字线连接的字^码器； 与所i^^^M)l^马器i^接的位线型放大器； 与所述字M^码器连接的字线型放大器；夹絲者^^在所述位线型放大器和所述^^J^码IMU'司、对所述^m 大器和所述位^Jf码l^u'司的it^进行无电源时间管理的半"!^定时开关；和 i^所述半"^定时开关的，时期的定时开关初始化设备。
13. W'j要求12中记载的半將絲电路，^#棘于所狄时开关初始化设备是插A^斤述半，定时开关和所述位^^文大H"之间、由密^制其开关的初始化开关。
14. --#半#絲电路，^#絲于包括 半*狄在所述半"f^^Ji形成的賴器单元阵列； 与所^4##器单元阵列的M连接的位^F码器； 与所ii^器单元阵列的字线连接的字线解码器； 与所述^fiM^码器连接的M型放大器； 与所述字线解码器连接的字线型放大器；夹絲者桥接在所述字线型放大器和所述字^Jf码H^间、对所述字錄 大器和所述字^^码l^之间的通路进行无电源时间管理的半"^定时开关；和 i^^斤述^!^定时开关的，时期的定时开关初始化设备。
15. W'j要求14中记栽的半科絲电路，^#絲于所狄时开关 初始化设备是插7^斤述半*定时开关和所述字錄大拔间、由密離制其 开关的初始^ft开关。
16. ^U'虔求12或14中记载的半科絲电路，^#棘于所狄时成了所述M器单元阵列内的各块的^i^中的阱之间插入的、由密石秘制其 开关的初始化开关。
全文摘要
提供了一种带定时开关的信息载体及半导体集成电路，该信息载体中，内容提供者能够设定内容的使用期间，在使用期间后可以作为通用的存储器使用、且成本便宜。其包括存储器单元阵列，与所述存储器单元阵列的位线连接的位线解码器，与所述存储器单元阵列的字线连接的字线解码器，与所述位线解码器连接的位线型放大器，与所述字线解码器连接的字线型放大器，在所述位线型放大器和所述位线解码器之间夹设或者桥接、对所述位线放大器和所述位线解码器之间的通路进行无电源时间管理的半导体定时开关，设定所述半导体定时开关的操作时期的定时开关初始化设备，和与所述位线型放大器和所述字线型放大器连接以对其进行控制的、具有发送和接受输入输出信号的I/O端子的控制器。
文档编号G11C16/22GK101241762SQ20071030626
公开日2008年8月13日 申请日期2007年11月30日 优先权日2006年11月30日
发明者渡边浩志 申请人:株式会社东芝