存储器系统及其磨损平衡方法

专利名称：存储器系统及其磨损平衡方法
技术领域：
示例性实施例涉及存储器系统(例如，使用快闪存储器设备的存储器系统)。
背景技术：
电可擦除可编程只读存储器(EEPROM)是一种允许重复以及同时对多 个存储块进行擦除和编程的存储设备。EEPROM的一个例子是快闪存储器。 传统快闪存储器允许通过单个操作同时完成对一个区域的多个存储块 (block)的编程和/或擦除。然而，传统快闪存储器设备中的存储块可能会损 坏(磨损)，导致不能使用。例如，传统快闪存储器设备中的每个存储块具有 电荷存储元件。绝缘层环绕着电荷存储元件。对存储块的重复使用会磨损绝 缘层并使存储块不可用。
传统快闪存储器设备可以在一个或多个硅芯片上存储信息。不管是否消 耗电能也不论是否提供电能，存储的信息都可以一直保留在硅芯片上。另夕卜， 快闪存储器设备可以提供物理冲击阻力和更快的读取访问时间。由于这些特 征，传统快闪存储器设备可以用作由外部(外面的)电源(例如，电池供电) 供电的存储设备。根据存储设备中使用的逻辑门类型，快闪存储器设备可以 被分为NOR快闪存储器设备或NAND快闪存储器设备。
传统快闪存储器设备可以在晶体管(被称为单元(cell))阵列中存储信 息，每个晶体管存储1比特信息。通过改变施加到每个单元的浮置栅极的电 荷，多电平单元设备每单元存储多于1比特的数据。
传统快闪存储器的使用中关心的是存储块的耐久性和可靠性。可靠性可 以由存储块保持数据的能力来确定。耐久性可以由在没有质量损坏的情况下存储块能够承担的编程/擦除循环的数量确定。不再可靠和/或耐久的存储块 被称为"坏块"。
坏块出现的原因有很多。举例来说，存储的电荷(电子)可能由于各种
各样的失误(例如，穿过缺陷互聚乙烯绝缘层的热离子发射和电荷扩散；离 子杂质；程序干扰应力；等等)从浮置栅极中泄漏。这会导致阀值电压的降 低。此外，相反的效果，如果浮置栅极在将控制门维持在电源电压期间相对 緩慢地获得电荷，则可能发生电荷捕获。这会导致阀值电压的升高。此外， 重复的编程/〗察除循环会导致对存储器晶体管的氧化物层产生应力。这还会导 致例如快闪存储器设备中隧道氧化物层击穿的失误。
在传统快闪存储器设备中，当编程/擦除循环的数量达到大约IOK时， 由于老化和退化现象，出现坏块的可能性进一步升高。
为处理这些顾虑， 一些传统的磨损平衡方法更加一致地使用快闪存储器 设备中的全部存储块。例如，磨损平衡的传统形式线性地映射存储块和使用 每个块。这样，直到所有的存储块都已被先前用过了才再使用存储块。然而， 由于一些存储块经过了一段擦除和编程循环周期之后会比其它存储块更容 易出错，因此这会导致系统性能退化。

发明内容
示例性实施例提供了能够改进可靠性的存储器系统和/或磨损平衡方法。 在一个示例性实施例中，存储器系统可以包括快闪存储器设备和存储器 控制器。该快闪存储器设备可以包括多个存储块。该多个存储块的每一个可 以包括至少 一个存储单元。该存储器控制器可以被配置成控制该快闪存储器 设备以使得根据存储块的擦除和存储在存储块中的数据中的错误来分配存 储块的使用。该快闪存储器设备和存储器控制器可以构成存储器卡。
根据示例性实施例，存储器控制器可以被配置成分配存储块的使用以使 得均匀分配存储块的使用。存储器控制器可以被配置成分配存储块的使用以 使得存储块之间使用量的差减小。存储器控制器可以被配置成跟踪存储块的 擦除和存储在存储块中的数据中的错误校正中的至少一个，并且可以被配置 成基于被跟踪的擦除和错误校正来分配存储块的使用。错误校正可以包括至 少一个存储块的比特值。错误校正可以包括存储块的行中的至少一行的比特 值。
6根据示例性实施例，存储器控制器可以被配置成将存储块分派为至少两 组。存储器控制器可以被配置成通过根据与每个存储块相关的优先等级将存 储块分派为至少两组来分配存储块的使用，所述与每个存储块相关的优先等 级是基于存储块的擦除和存储在每个存储块中的数据的错误来分配的。
根据示例性实施例，存储器控制器可以被配置成根据与每个存储块相关 的优先级别，将存储块分派成高优先级组、中优先级组和低优先级组。存储 器控制器可以被配置成开始时将存储块分派到高优先级组，然后根据擦除和 存储在每个存储块的数据的错误，将存储块分派到中优先级组和低优先级组 中的至少一个。当第一存储块中的2比特错误的数目超过第一临界值和第一 存储块的擦除数量超过阀值这两种情况中的至少 一个发生时，存储器控制器
可以将第一存储块分派到中优先级组。当第一存储块中的3比特错误的数目
超过第二临界值时，存储器控制器可以将第 一存储块分派到低优先级组。 在另一个示例性实施例中，存储器控制器可以包括处理单元、緩冲存储
器和ECC单元。緩冲存储器可以被配置成暂时存储要被存储到多个存储块 中的被选存储块的数据或从其中读出的数据。ECC单元可以被配置成^r测存 储在该多个存储块中的被选存储块中的数据中的错误并将该错误数据传送 到所述处理单元。
在示例性实施例中，计算机系统包括存储器控制器、快闪存储器设备、 微处理器和用户接口。该微处理器可以与存储器控制器互相作用，以将数据 存储到快闪存储器。用户接口可以控制微处理器的动作。
在磨损平衡方法的示例性实施例中，可以根据使用循环对存储块的擦除 和错误校正进行存储。可以基于所存储的擦除和错误校正分配存储块的使 用。可以基于存储的擦除和错误校正，将存储块分派成至少两组。可以根据 对存储块的分派来分配存储块的使用。
根据示例性实施例，该至少两组包括高优先级组、中优先级组和低优先 级组。每个存储块开始时可以被分派到高优先级组，然后根据与存储块相关 的擦除和错误校正中的至少一个，被分派到中优先级组和低优先级组中的至 少一个。当第一存储块中的2比特错误的数目超过第一临界值和第一存储块 的擦除数量超过阀值这两种情况中的至少一个发生时，每个存储块可以被分 派到中优先级组。当第一存储块中的3比特错误的数目超过第二临界值时， 每个存储块可以被分派到低优先级组。错误校正可以包括至少一个存储块的比特值。错误校正可以包括存储块的行中的至少一行的比特值。
在另一个示例性实施例中，该存储器系统包括快闪存储器设备和存储器
控制器。快闪存储器设备可以包括多个存储部分(unit),该多个存储部分中 的每一个包括多个存储单元。存储器控制器可以控制快闪存储器设备。存储 器控制器可以基于每个存储单元的擦除事件信息和ECC事件信息，对存储 单元执行磨损平衡4喿作。


包含附图以提供对示例性实施例的进一步理解，并且附图合并到说明书 中构成说明书的一部分。在附图中
图1是^^艮据示例性实施例的存储器系统的框图2是根据示例性实施例的磨损平衡方法的视图3是示出根据示例性实施例的存储器系统的磨损平衡方法的流程并且
图4是示出根据示例性实施例的具有存储器系统的计算系统的框图。
具体实施例方式
示范性实施例可以被实施为多种不同的形式，并且这些示范性实施例不 应当被理解为局限于这里所描述的实施例。4是供这些示范性实施例以使得本 公开对本领域技术人员来说清楚完整，并完全传达本发明的范围。
应当理解，当称一个元件或层"在…上"、"连接到"、"耦接到"另一个 元件或层时，其能够直接在另一元件或层上、连接到或耦接到另一个元件或 层上，或者也可以存在插入元件或层。相反，当称一个元件"直接在…上"、 "直接连接到"、或"直接耦接到"另一元件或层时，则不存在插入元件或 层。这里所用的，术语"和/或"包括相关列出条目的一个或多个的任意和所 有组合。
应当理解，尽管这里可能使用术语第一、第二等来描述各种元件、部件、 区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应当被这 些术语所限制。这些术语可以仅用于将一个元件、组件、区域、层和部件和 另一个区域、层或部件区分开来。因此，在不脱离这些示范性实施例的教导 的情况下，下面讨论的第一元件、组件、区域、层或部件可以被称为第二元件、组件、区域、层或部件。
这里可能使用空间相对术语，如"在…之下"、"在…下面"、"低于"、 "在…之上"、"在…上面，，等等来简化描述，以描述图中所示的一个元件或 特征对另一个元件或特征的关系。应当理解，空间相对术语可以意欲包括使 用中的或操作中的设备的除了图中描述的方位之外的不同的方位。例如，如 果在图中的设备被翻转，则用在其它元件或特征"之下，，或"下面"描述的 元件将被用在其它元件或特征"之上"来定位。因此，示范性术语"在…之 下，，能够包括"在…之上，，和"在…之下"两种方位。设备可以以其它方式
定位(旋转90度或在其它方位)，相应地翻译这里所用的空间相对描述语。
这里所用的术语仅仅是为了描述具体的示范性实施例，不意欲是限制性 的。正如这里所用的，单数形式"一"、"一个"和"这个"可以意欲也包括 复数形式，除非上下文清楚地指明是单数。还应当理解，用于本说明书中的 术语"包括"和/或"包含，，指定了既定特征、整数、步骤、操作、元件和/ 或部件的存在，但是不排除一个或更多的其它特征、整数、步骤、操作、元 件、部件、和/或它们的分组的存在或增加。
这里参照作为本发明的理想化实施例(和中间结构)的示意图的代表性 图来描述本发明的实施例。同样地，将会预见由于例如制造技术和/或公差带 来的图的形状的变化。因此，不应当认为本发明的实施例局限于这里示出的 特定区域形状，而是包括由例如制造引起的形状的偏差。例如，以矩形示出
的嵌入(implant)区域将典型地具有圆形或弯曲的特征和/或其边缘处具有 嵌入浓度(concentration)的梯度而不是从嵌入区到非嵌入区是二进制变化。 相似地，由嵌入形成的掩埋(buried)区域可以导致在该掩埋区域和嵌入通 过其发生的表面之间的区域中的一些嵌入。因而，图中示出的区域是实际上 是示意性的，它们的形状不意图示出设备的区域的实际形状，并且不应当被 认为限制本发明的范围。
除非另有定义，这里所用的所有术语(包括技术和科学术语)具有和本 领域技术人员通常理解的相同的意思。还应当理解，诸如在通常使用的词典 中定义的那些术语应当被理解为具有和在相关技术的内容中的意思一致的 意思，并且不应当被解释为理想化的或超出正规认识的，除非这里做了特别 的定义。
存储块(例如，"存储部分，，，"扇区")可以包含多个存储单元并且可以
9組成可擦除单元。为了描述方便，示例性实施例使用了术语"存储块"。很 显然对本领域技术人人员来说，术语"存储块"并不局限于特定的存储器区 域。
存储器系统的示例性实施例可以包含快闪存储器设备和存储器控制器。 存储器控制器可以包含处理单元、緩冲器或緩冲存储器以及检错与纠错
(ECC)单元。緩沖器可以被配置成暂时存储从选择的存储块读出的数据。 ECC单元可以被配置成检测错误并将错误数据传送到处理单元。
图1是才艮据示例性实施例的存储器系统的框图。存储器系统100可以包 含存储器控制器120和快闪存储器系统140。存储器控制器120可以响应于， 例如来自主机的外部请求来控制快闪存储器系统140。存储器控制器120可 以包含处理单元122、检测与纠错(ECC)单元124以及緩冲存储器126。 处理单元122可以控制存储器控制器120的全部操作。ECC单元124可以根 据从快闪存储器140读出的数据是否有错误，基于存储在快闪存储器设备 140中的数据生成ECC数据。
在一个例子中，ECC单元124可以确定从快闪存储器设备140中读出的 数据是否包含错误。如果ECC单元124检测到4普误，则ECC单元124可以 通知处理单元122检测到错误。緩冲存储器126可以暂时存储要被存储在快 闪存储器设备140中的数据或从快闪存储器设备140读出的数据。緩冲存储 器126也可以存储用于管理快闪存储器设备140的程序和/或映射表格。
快闪存储器设备140可以包含多个存储块BLKO到BLKm-l以及读/写 (R/W)电路144。多个存储块BLKO到BLKm-l中的每一个可以包含多个存 储单元，例如，存储块BLKO到BLKm-l的一个或多个阵列142。每个存储 单元可以具有存储电荷的晶体管或类似结构。R/W电路144可以响应于来自 存储器控制器120的请求对一个或多个被选存储块执行读/写操作。
存储器控制器120可以被配置成控制快闪存储器140，以便根据存储块 的擦除和存储在存储块中的数据中的错误来分配存储块的使用。对存储块的 使用进行分配以使得能够更加均衡或更加一致地分配对存储块的使用，或者 使得存储块之间使用量的差降低。在可替换的示例性实施例中，存储器控制 器120可以控制快闪存储器140以便根据存储在存储块中的数据的错误分配 存储块的使用。
还是参考图1中的示例性实施例，存储器系统IOO可以分配快闪存储器设备140的存储块BLK0到存储块BLKm-l的使用(例如，磨损平衡)。举 例来说，存储器系统100可以基于与每个存储块相关的擦除事件信息和/或 ECC事件信息来分配存储块BLKO到存储块BLKm-l的使用。擦除事件信 息可以指示存储块的擦除数量。ECC事件信息可以指示存储在存储块中的数 据的错误。
磨损平衡的示例性实施例可以跟踪存储块被编程和擦除(擦除)的次数。 然而，由于每个存储块可以具有不同的擦除/编程特性，因此上述方式不能准 确反映存储块经历(undertaken)的损坏。这种擦除/编程特性的差异可能使 得平衡存储块的退化程度相对困难。
存储器控制器120可以被配置成跟踪存储块的擦除和存储在该存储块中 的数据的错误校正中的至少一个。基于错误校正和擦除中的任意一个或基于 错误校正和擦除二者，存储器控制器120可以分配存储块的使用。
还是参考图1中的示例性实施例，存储器系统IOO可以通过跟踪每个存 储块的擦除事件信息和ECC事件信息来管理每个存储块的P/E循环。擦除 事件信息可以包含擦除事件计数(ERS—CNT)，其对存储块的每个擦除进行 计数。可以为每个存储块分配独立的擦除事件计数ERS一CNT。每当擦除相 关存储块时则擦除事件计数ERS—CNT增加。
存储器系统100也可以跟踪每个块的ECC事件信息。在一个示例性实 施例中，ECC事件信息可以包含为每个存储块分配的2比特值。存储块的第 一错误比特值(EBN一2 )代表2比特错误的检测和校正。当校正该2比特错 误时，设定该第一错误比特值(EB1^2)。存储块的第二错误比特值(EBN—3) 表示3比特错误的检测和校正。在校正该3比特错误时，设定第二错误比特 值EBN_3。第一错误比特值EBN一2和第二错误比特值EBN—3可以是两个单 独的数值并且两者都可以跟踪单个存储块中的错误数量。
处理单元122可以借助于快闪存储器设备140中存储的磨损平衡表格来 管理擦除事件计数ERS—CNT和第一及第二错误比特值EBN一2和EBN一3。 在系统被激活时该磨损平衡表格可以被装载到緩冲存储器126中。当存储块 中发生擦除时，处理单元122可以更新磨损平衡表格，以对于选择的存储块 增加擦除事件计数ERS一CNT。如果在从存储块读取的数据中检测到错误， 则ECC单元124可以校正该错误并向处理单元122提供错误比特值(作为 ECC数据)。处理单元122可以更新磨损平纟軒表格，以根据ECC单元124校正的比特的数目(如ECC数据指示的)增加第一错误比特值EB1^^2或第二 错误比特值EBN一3。通过这个方法，擦除事件计数ERS一CNT和第 一及第二 错误比特值(EBN—2和EBN—3 )可以由处理单元122管理。
存储器系统100可以被配置成将存储块分派到至少2组。图2示出了一 个示例性实施例，其中，存储块BLK0到BLKm-l被分派到作为缺省状态或 初始状态的第一组201。每次执行读取/擦除/编程操作时，可以增加每个存 储块的擦除事件计数ERS—CNT和第一及第二错误比特值EBN—2和 EBN—3。随着每个存储块的擦除事件计数ERS一CNT和第一及第二错误比特 值EBN—2和EBN一3增加，存储块BLK0到BLKm-l可以被有选择地分派 到第二组202或第三组203。
图2也示出了 一个将存储块分派到第 一组201 、第二组202和第三组203 的例子。如果擦除事件计数ERS一CNT超过擦除临界值T—ERS,或者第一错 误比特值EBN—2超过第一ECC临界值T—ECC1，则第一组201中的与该擦 除事件计数ERS一CNT相关或与第一错误比特值EBN一2相关的存储块可以 被分派到第二组202。如果第二错误比特值EBN_3超过第二 ECC临界值 T—ECC2,则第二组202中的与该第二错误比特值EBN—3相关的存储块可以 被分派到第三组203。如果第二错误比特值EBN—3超过第二 ECC临界值 T—ECC2,则第一组201中的与该第二错误比特值EBN—3相关的存储块可以 被分派到第三组203。根据示例性实施例，当请求编程操作时，第一组201 中的存储块可以在第二组202和第三组203中的存储块之前被选择用于编程 操作。此外，第二组202中的存储块可以在第三组203中的存储块之前被选 择用于编程操作。通过考虑每个存储块的擦除和错误校正的数量，可以平衡 存储块的退化。
如果随着P/E循环的进行，被选存储块中的要校正的错误的数量增加， 则被选存储块中的存储单元的损坏程度会相对很高。结果，可以管理第三组 203中的存储块以便减小和/或最小化擦除的数量。这会抑制具有大量的错误 比特的存储块的快速磨损。通过抑制易于错误的存储块的磨损，可以减小替 代存储块(取决于什么时候存储部分变坏，例如，误才喿作或变得不能操作) 的数量。因此，可以增加可用存储部分的净总值。
可以根据优先等级安排第一、第二和第三组的存储块。例如，高优先级 组、中优先级组以及低优先级组。所有的存储块可以在开始时被;改置到高优先级组。高优先级组可以是表示分配到具有相对低的擦除和/或错误数量的组 的存储块的缺省组。存储块也可以基于擦除或错误校正中的至少一个被分配 到中等优先级组和/或低优先级组中的至少一个。例如，当2比特错误的数目 超过第 一 临界值和擦除数量超过阀值这两种情况中的至少 一个发生时，每个
存储块可以被放置到中优先级组。此外，当3比特错误的数目超过第二临界
值时，每个存储块可以被放置到低优先级组。在存储器分配期间，分配给中 优先级组的存储块具有比分配到高优先级组的存储块更低的优先级。此外， 在存储器分派期间，低优先级组中的存储块具有比高或中优先级组更低的优 先级。这样，根据给它们被分配的优先级，首先选择具有较少擦除和/或错误 的存储块。
每个存储块可以是单一的或一组存储单元。错误校正可以包括至少一个 存储块的比特值，或可以包括存储块中的各行存储单元中的至少一行的比特
值。例如，擦除事件信息可以包括每个存储块的擦除事件计数。ECC事件信 息可以包含存储块BLKO到BLKm-l中的至少一个存储块的错误比特值。同 样，ECC事件信息可以包含存储块中的各行存储单元中的至少一行的错误比 特值。每一行可以包含一页、多页或一字线。
另一个示例性实施例纟是供磨损平衡方法。该方法可以与存储器控制器和 快闪存储器设备相结合来实施和/或执行。在这个示例性实施例中，可以根据 使用循环存储存储块的擦除和错误校正。通过跟踪擦除和错误校正来分配存 储块的使用。
图3是示出存储器系统的磨损平衡方法的示例性实施例的流程图。 存储器系统可以包含快闪存储器设备。快闪存储器设备可以包括构成擦 除单元的至少一个存储部分。根据至少一个示例性实施例，在301，可以才艮 据编程/擦除循环将每个存储块的擦除事件信息存储在磨损平衡表格。在 302，可以基于存储在磨损平衡表格中的擦除事件信息和ECC事件信息，对 每个存储块执行磨损平衡操作。根据至少一个示例性实施例，磨损平衡操作 可以包含对存储块的使用区分优先次序。
该方法可以进一步包括将存储块分派到至少两个组。这两个组可以根据 优先级被设置。在一个示例性实施例中，该组包含高优先级组、中优先级组 以及低优先级组。存储块可以在开始时被设置到高优先级组。高优先级组可 以是表示分配给具有相对低的擦除和/或错误^t量的组的存储块的缺省组。存储块其后可以基于擦除和错误校正中的至少 一个被分配到中优先级组和/或 低优先级组中的至少一个。在存储器分派期间，分配给中优先级组的存储块 具有比分配给高优先级组的存储块更低的优先级。低优先级组中的存储块具 有比高或中优先级组的存储块更低的优先级。在存储块分派期间，相对于高 优先级组和中优先级组中的存储块，低优先级组的存储块可以被认为是最后 采用的存储块。这样，根据它们被分配的优先级，可以首先选择具有较少擦 除和/或错误的存储块。
根据示例性实施例，当2比特错误的数目超过第一临界值和擦除数量超 过阀值这两种情况中的至少一个发生时，每个存储块可以被分派到中优先级
组。此外，当3比特错误的数目超过第二临界值时，每个存储部分可以被分
派到低优先级组。
根据示例性实施例，擦除事件信息可以包含每个存储块的擦除事件计
数，ECC事件信息可以包含每个存储块的错误比特值。存储块可以在开始时 被分派到高优先级组。错误比特值可以包含表示2比特错误事件计数的第一 错误比特值和表示3比特错误事件计数的第二错误比特值。当每个存储块的 第一错误比特值大于第一 ECC临界值时，每个存储块可以被分派到中等优 先级组。当每个存储块的第二错误比特值大于第二 ECC临界值时，中优先 级组中的每个存储块可以被分派到低优先级组。
在图3中示出的示例性实施例中，擦除事件信息可以包含每个存储块的 擦除事件计凄t。 ECC事件信息可以包含多个存储块当中的至少一个存储块的 错误比特值。在磨损平衡方法的另一个示例性实施例中，4察除事件信息可以 包含每个存储块的擦除事件计数，并且ECC事件信息可以包含存储块的多 行中至少一行的错误比特值。
快闪存储器设备可以是当断电时能够保持数据的非易失性存储设备。随 着对移动设备(例如，移动电话、个人数字助理(PDA)、数字照相机、便 携游戏控制台、MP3播放器等等)需要的增加，快闪存储器设备将会被广泛 用于数据存储和/或代码存储。此外，快闪存储器设备也可以被应用于家用设 备，诸如HDTV、 DVD播放器、路由器、GPS设备等等。
图4是根据示例性实施例的具有存储器系统的计算系统的框图。计算系 统2000可以包含孩i处理器2100、用户接口 2200、调制解调器2600 (例如， 基带芯片集)、存储器控制器2400以及快闪存储器设备2500。这些組件可以通过总线2001电连接。
在一个示例性实施例中，存储器控制器2400和快闪存储器设备2500可 以构成具有与图1示出的示例性实施例的相同的或基本上相同结构的存储器
器2100处理的N比特数据(N是等于或大于1的整数)。如果计算系统2000 是移动设备，则电池2300可以为计算系统2000提供工作电压。尽管并未在 图中示出，但是计算系统2000可以进一步包含其它元件诸如应用芯片集、 相机图像处理器(CIS)、移动DRAM等。同样显然快闪存储器设备2500和 存储器控制器2400可以被配置成存储卡的形式。例如，存储器控制器2500 和快闪存储器设备2400可以构成用于存储数据的非易失性存储设备的固态 驱动器/f兹盘(SSD)。
示例性实施例的快闪存储器设备2500和存储器控制器2400可以通过各 种各样的封装格式安装。这些封装格式包括，并且并不局限于封装上封装 (PoP )、球栅阵列(BGA )、芯片级封装(CSP )、塑胶牵引芯片载体(PLCC )、 塑胶双列直排封装(PDIP)、晶片包管芯、晶片形式管芯、板上芯片(COB)、 陶瓷双列直排封装(CERDIP)、塑胶度量四心线組压板部件(MQFP)、薄四 心线组压板部件(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄 小外形封装(TSOP)、薄四心线组压板部件(TQFP)、系统内封装(SIP)、 多芯片封装(MCP )、晶片级制造封装(WFP )、晶片级处理堆栈封装(WSP ) 等。
应当理解，前面的一般性描述和其后的具体性描述是例示性的，并且提 供要求保护的本发明的附加解释。
示例性实施例中详细指出了参考数字，并在参考图示中表示了它们的例 子。在每个可能的情况下，相似的参考数字被用来指代描述和图示中的同一 个或相似的元件。
上面公开的主题被认为是例证性的，并且不是限制性的，并且附加的权
利要求意欲覆盖落入示例性实施例的真正精神和范围内的所有这样的改进、 提高和其它实施例。因此，在法律允许的最大范围内，通过随后的权利要求
和它们的等同物的允许的最宽泛的解释来确定示例性实施例的范围，并且不
局限于或受限于前述的具体描述。
权利要求
1. 一种存储器系统，包括快闪存储器设备，包含多个存储块，所述多个存储块的每一个包含至少一个存储单元；和存储器控制器，被配置用来控制所述快闪存储器设备，以使得基于所述多个存储块的擦除和存储在所述多个存储块中的数据中的错误，来分配所述多个存储块的使用。
2. 如权利要求1所述的存储器系统，其中所述存储器控制器被配置成分配所述多个存储块的使用以使得均匀分配所述多个存储块的使用。
3. 如权利要求1所述的存储器系统，其中所述存储器控制器被配置成分 配所述多个存储块的使用以使得降低所述多个存储块之间使用量的差异。
4. 如权利要求1所述的存储器系统，其中所述存储器控制器被配置成跟 踪所述多个存储块的擦除和存储在所述多个存储块中的数据中的错误校正 中的至少一个，并且被配置成基于所跟踪的擦除和错误校正来分配所述多个 存储块的使用。
5. 如权利要求4所述的存储器系统，其中所述存储器控制器被配置成基 于所跟踪的擦除和错误校正中的至少一个来将所述多个存储块分派成至少 两个组，所述存储器控制器进一步被配置成根据每个存储块被分派到的组来 分配所述多个存储块的使用。
6. 如权利要求4所述的存储器系统，其中所述错误校正包括至少一个存 储块的比特值。
7. 如权利要求4所述的存储器系统，其中所述错误校正包括存储块的多 个行中的至少 一行的比特值。
8. 如权利要求1所述的存储器系统，其中所述存储器控制器被配置成通 过根据与每个存储块相关的优先等级将所述存储块分派成至少两个组，来分 配存储块的使用，所述与每个存储块相关的优先等级是基于存储块的擦除和 存储在每个存储块中的数据的错误而被分配的。
9. 如权利要求8所述的存储器系统，其中所述至少两组包括高优先级 组、中优先级组和低优先级组。
10. 如权利要求9所述的存储器系统，其中所述存储器控制器被配置成初始将每个存储块分派到所述高优先级组，并且之后基于擦除和存储在每个 存储块中的数据中的错误中的至少 一个，分派到所述中优先级组和所述低优 先级组中的至少一个。
11. 如权利要求10所述的存储器系统，其中当第一存储块中的2比特错 误的数目超过第 一临界值和第 一存储块的擦除数量超过阀值这两种情况中 的至少一个发生时，存储器控制器将第一存储块从高优先级组分派到中优先 级组。
12. 如权利要求10所述的存储器系统，其中当第一存储块中的3比特错 误的数目超过第二临界值时，存储器控制器将第一存储块从高优先级组和中 优先级组中的一个分派到低优先级组。
13. 如权利要求1所述的存储器系统，其中所述快闪存储器设备和所述 存储器控制器构成存储器卡。
14. 如权利要求1所述的存储器系统，其中所述存储器控制器包括 处理单元，緩冲存储器，被配置成暂时存储要被存储到所述多个存储块中的被选存 储块的数据或从其中读出的数据，和纠错单元，被配置成检测存储在所述多个存储块中的被选存储块中的数 据中的错误，并将该错误数据传送到所述处理单元。
15. —种计算系统，包括 如权利要求1所述的存储器系统；和微处理器，被配置成与所述存储器控制器交互以将数据存储在所述快闪 存储器中。
16. —种磨损平衡方法，所述方法包括 根据使用循环存储存储块的擦除和错误校正；以及 基于所存储的擦除和错误校正，分配存储块的使用。
17. 如权利要求16所述的方法，进一步包括根据所存储的擦除和错误校正，将存储块分派成至少两个组；以及其中 根据所述对存储块的分派，所述分配步骤分配存储块的使用。
18. 如权利要求16所述的方法，其中所述至少两组包括高优先级组、中 优先级组和低优先级组。
19. 如权利要求18所述的方法，其中初始将每个存储块分派到所述高优先级组，并且之后根据与所述存储块相关的擦除和错误校正中的至少一个， 分派到中优先级组和低优先级组中的至少一个。
20. 如权利要求19所述的方法，其中当2比特错误的数目超过第一临界 值和擦除数量超过阀值这两种情况中的至少一个发生时，将每个存储块从高 优先级组分派到中优先级组。
21. 如权利要求19所述的方法，其中当3比特错误的数目超过第二临界 值时，将每个存储块从高优先级组和中优先级组中的一个分派到低优先级 组。
22. 如权利要求16所述的方法，其中所述错误校正包括至少一个存储块 的比特值。
23. 如权利要求16所述的方法，其中所述错误校正包括存储块的多个行 中的至少一行的比特值。
全文摘要
本发明提供了一种存储器系统和磨损平衡方法。存储器系统包括快闪存储器设备和存储器控制器。快闪存储器设备包括多个存储块，每个存储块包括多个存储单元。该存储器控制器被配置成基于每个存储块的擦除事件信息和检错与纠错(ECC)事件信息来控制该快闪存储器设备，以使得更加均衡地分配存储块的使用。
文档编号G11C7/10GK101458957SQ20081017788
公开日2009年6月17日 申请日期2008年9月12日 优先权日2007年9月13日
发明者任容兑, 曹成奎 申请人:三星电子株式会社