专利名称：具有切断漏电流功能的数据处理设备的存储器模块的制作方法
技术领域：
本发明的示例性实施例涉及一种数据处理设备的存储器模块，更具体地讲，涉及 一种具有切断漏电流功能的数据处理设备的存储器模块。
背景技术：
由集成电路芯片实现的各种半导体装置(例如，CPU、存储器、门阵列)被并入各种 数据处理设备(例如，便携式个人计算机、PDA、服务器和工作站)中。这些数据处理设备可 具有睡眠模式，其中，在睡眠模式下，大部分内部电路部件处于待机状态以省电。作为数据处理设备的主存储器，通常使用具有作为单位存储单元的存取晶体管和 存储电容器的半导体存储器(例如，动态随机存取存储器(DRAM))。由于DRAM是易失性存 储器，因此DRAM执行刷新操作以保持存储在存储单元中的数据。在需要低功率的电池操作 的系统中，降低电路元件(例如，DRAM)的功耗非常关键。当DRAM被实际用于数据处理设备时，优选使用存储器模块。这里，术语“模块”是 指一组具有一个功能的装置。即，模块是指安装在印刷电路板(PCB)上的多个封装装置，其 中，每个封装装置具有不同的半导体元件。所述装置通过作为连接管脚的多个接头电连接 到主板或面板。当数据处理设备是处理大量数据的服务器时，RDIMM(寄存式双列直插式存储器模 块)通常可被用作该服务器的存储器模块。在SDRAM(同步动态随机存取存储器)中，三级 管道(pipe line)分别与时钟信号同步地执行列地址的输入、数据的读取和从输出端口的 输出。一般的DRAM可在从列地址的接收到输出完成的时间段期间处理一条数据。相反， SDRAM将上述操作分配给三级管道，并使用三级管道与时钟信号同步地执行所述操作。因 此，在开始时需要三个时钟信号来输出数据，但之后需要一个时钟信号来输出数据。结果， 可高速存取数据。此外，DDR(双倍数据率)寄存式DIMM与时钟信号的上升沿和下降沿同 步地处理数据，而不像SDRAM那样与时钟信号的上升沿同步地处理数据。在数据处理设备中，包括x4部件的存储器模块由于ECC功能不能使用数据遮蔽 (data masking, DM)功能。在此情况下，DM管脚被下拉为模块PCB或系统上的VSS。因此， 当开启片内终结器(On-Die Termination，以下称为0DT)时，在DM管脚的上拉侧晶体管和 DM(GND)之间形成DC电流路径。结果，不期望的电流流动。因此，需要进行能够检测x4部件的信号并强制关闭DM管脚的ODT开关以切断电 流路径的测量，从而降低通过DM管脚的功耗。
发明内容
本发明的示例性实施例提供一种具有切断漏电流功能的数据处理设备的存储器 模块。本发明的示例性实施例还提供一种能够检测x4部件的信号并强制关闭DM管脚的ODT开关的数据处理设备的存储器模块。本发明的示例性实施例还提供一种能够降低通过DM管脚的功耗的用于服务器的 存储器模块。本发明的示例性实施例还提供一种存储器模块，该存储器模块能够在不使用数据 遮蔽功能的存储器模块操作模式下切断经片内终结器电路的上拉电阻器流到地的漏电流。本发明的示例性实施例还提供一种能够最小化或降低数据处理设备的功耗的 DRAM存储器模块。在一个示例性实施例中，提供一种数据处理设备的存储器模块。该存储器模块包 括片内终结器电路，被设置在半导体存储装置中，并且包括连接在上拉晶体管和下拉晶体 管之间的上拉电阻器和下拉电阻器；数据遮蔽垫，被设置在模块板的接头区域；电流泄漏 监控单元，从数据遮蔽垫接收接地状态信号，从半导体存储装置接收位配置信号，并在片内 终结器开始模式下关闭上拉晶体管以切断片内终结器电路的上拉电阻器和数据遮蔽垫之 间的电流路径。半导体存储装置可以是动态随机存取存储器。可通过模式寄存器设置信号来设置 片内终结器开启模式。当使用ECC x4模块时，数据遮蔽垫可连接到数据处理设备的模块板的接头区域或 主板的地。存储器模块可以是寄存式双列直插式存储器模块(RDIMM)。在本发明的另一示例性实施例中，提供一种数据处理设备的存储器模块。该存储 器模块包括片内终结器电路，被设置在半导体存储装置中，并且包括连接在上拉晶体管和 下拉晶体管之间的上拉电阻器和下拉电阻器；数据遮蔽垫，被设置在模块板的接头区域； 电流泄漏监控单元，当半导体存储装置的位配置信号指示不使用数据遮蔽功能时，检查电 流是否流过数据遮蔽垫，当检查出电流流过时，强制使启动上拉晶体管的片内终结器开启 信号失效，以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。半导体存储装置可以是DDR动态随机存取存储器。存储器模块可以是寄存式双列 直插式存储器模块。电流泄漏监控单元可包括逻辑门，该逻辑门被设置在半导体存储装置中，接收位 配置信号、数据遮蔽垫的状态信号以及片内终结器开启信号，并对接收的信号执行逻辑运
笪弁。根据本发明的上述示例性实施例，可在不使用数据遮蔽功能的存储模块操作模式 下切断经片内终结器电路的上拉电阻器流向地的漏电流。这样，可最小化或降低数据处理设备的功耗。因此，本发明可适用于诸如大容量服 务器的系统。
通过结合附图对示例性实施例进行的详细描述，上述和其他目特点和优点将会变得更加清楚，其中图1是示出普通半导体存储装置的片内终结器电路的电路图；图2至图4是示出根据现有技术的出现漏电流的示例的系统框图；图5是根据本发明示例性实施例的具有电流泄漏监控单元的片内终结器电路的电路图。
具体实施例方式现在，将参照附图更充分地描述示例性实施例。在附图中，为了清楚，夸大了层和区的厚度。这里公开的特定结构和功能细节仅是有代表性的，目的是描述示例实施例。然而， 可以以多种变形实施示例性实施例，并且本示例性实施例不能被理解为仅限于在此阐述的 实施例。因此，尽管当示例性实施例能够进行各种修改和变形，但在附图中通过举例被示出，并且将在这里进行详细描述。然而，应该理解，不是为了将示例性实施例限于公开的特 定形式，相反，示例性实施例意在覆盖落入示例性实施例的范围内的所有修改、等同物和替 换。贯穿对附图的描述，相同的标号表示相同的元件。应该理解，尽管在这里可使用术语第一、第二和第三来描述不同的元件，但是这些 元件不应被这些术语所限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离 示例性实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第 一元件。在这里使用的术语“和/或”包括一个或多个相关列出的项的任意和全部组合。应该理解，当元件被称作“连接”或“结合”到另一元件时，该元件可直接连接或结 合到另一元件，或者可存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另 一元件时，不存在中间元件。应该以类似的方式解释用于描述元件之间的关系的其他词语 (例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。在这里使用空间相对术语(例如“在...之下”、“在...下方”、“下面的”、 “在...之上”、“上面的”等)来方便地描述在附图中示出的一个元件和/或特征与另一元 件和/或特征或其它元件和/或特征的关系。应该理解，空间相对术语是为了包括除了附 图中描述的方位之外的在使用或运行中的装置的不同方位。在这里使用的术语为描述特定实施例的目的，而不是为了限制示例性实施例。这 里使用的单数形式也意图包括复数形式，除非上下文另有清楚的指示。还应该理解，当在本 说明中使用术语“包括”和/或“包含”时，其表示存在叙述的特征、整体、步骤、操作、元件和 /或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它 们的组。除非另有定义，否则这里使用的所有术语(包括技术和科学术语)具有与示例性 实施例所属领域的普通技术人员通常理解的含义相同的含义。还应该理解，除非这里明确 定义，否则术语(诸如在常用词典中定义的)应被解释为具有与所述术语在相关领域的上 下文中的含义一致的含义，而不应理想化或过于形式地被理解。为了本发明的清楚，将不再描述公知的半导体制造工艺、动态随机存取存储器的 基本数据访问操作或刷新操作、涉及所述操作的一般内部电路以及片内终结器电路。以下，将参照附图描述根据本发明示例性实施例的存储器模块，该存储器模块具 有在不使用数据遮蔽功能的存储器模块操作模式中切断经片内终结器电路的上拉电阻器 到地的漏电流的功能。仅为了清楚地与本发明示例性实施例相区别，将参照图1至图4描述现有技术。
首先，图1是示出一般半导体存储装置的片内终结器电路的电路图。参照图1，设 置在半导体存储装置中的片内终结器电路包括上拉电阻器RU1、RU2和RU3 ；下拉电阻器 RDURD2和RD3，连接在上拉电阻器RU1、RU2和RU3与下拉晶体管TD1、TD2和TD3之间。在 图1中，连接到连接节点NDl的数据遮蔽垫10通常被设置在模块板的接头区域。S卩，在基于 x4模块的情况下，数据遮蔽垫10连接到模块板或主板上的地GND。在此情况下，片内终结 器(ODT)被开启，施加具有高电平的ODT上拉控制信号C0NU1。然后，三个上拉晶体管TU1、 TU2和TU3全部导通，通过上拉晶体管RU1、RU2和RU3在数据遮蔽垫10与上拉晶体管TUl、 TU2和TU3之间形成由箭头ARl指示的电流路径。然后，经上拉晶体管RU1、RU2和RU3流 到数据遮蔽垫10的电流泄漏。术语“x4”是指半导体存储装置的位配置信号。图2至图4是示出根据现有技术的出现漏电流的示例的系统框图。如参照图1所示，基于x4的模块几乎不使用DM功能。然而，图2示出非ECC x8 模块的结构，非ECC x8模块可使用DM功能。参照图2，具有x8位配置的第一存储器模块300连接到第一插槽200，具有x8位配置的第二存储器模块310连接在第二插槽210，DQS、DQSB、DQ 0-7以及DM作为信号线连 接在芯片组100和第一存储器模块300之间。图2示出的系统，S卩，非ECC x8模块，总共需要8个DQS。具体地，在该系统中，每 个字节(8位)需要一个DQS和一个DM，并且考虑到信号完整性，所有的DQ和所有的DQS需 要同时被加载。因此，在x8配置中，每8个DQ需要一个DQS。在非ECC x8模块中，总共需 要8个DQS。在此情况下，每个插槽中的DQ、DQS和DM信号与所有的数据总线线路一一对 应。此外，根据插槽的配置以及每个区块(rank)的写/读操作来开启或关闭ODT操作。因 此，在图2示出的结构中，与在图1示出的结构不同，数据遮蔽垫10不连接到地(GND)。结 果，不需要考虑电流泄漏的问题。然而，在图3或图4示出的结构中，与图1示出的结构类似，发生电流泄漏。因此， 需要防止电流泄漏。参照图3，具有x4位配置的第一存储器模块302和第二存储器模块304连接到第 一插槽200，具有x4配置的第三储器模块312和第四存储器模块314连接到第二插槽210。 此外，DQS、DQSB、DQ 0-3, DQ 0_3、DQS和DQSB作为信号线连接在芯片组100与第一存储器 模块302和第二存储器模块304之间。在x4配置中，为了同时加载DQ和DQS，每四个DQS需要一个DQS。在ECC x4模块 中，总共需要8个DQS信号。在使用包括18个x4部件的X72ECC模块的系统中，由于ECC 功能由64位组成，因此难以使用DM功能。因此，支持ECC x4模块的系统不需要具有DM功 能。在PCB的设计中，如图3所示，DM管脚经接地线Ll至L4被下拉为VSS。在图3中，形成与图1示出的电流路径相同的电流路径，漏电流流向地。参照图4，具有x8位配置的第一存储器模块300连接到第一插槽200，具有x4位 配置的第一存储器模块312和第二存储器模块313连接到第二插槽210。此外，DQS、DQSB、DQ 0-7,DQS和DQSB作为信号线连接在芯片组100和第一存储器 模块300之间，DQS、DQSB、DQ 0-3, DQ 0_3、DQS和DQSB作为信号线连接在第一插槽200与 第一存储器模块312和第二存储器模块314之间。如图4所示，在支持x8配置和x4配置二者的系统中，每个插槽需要18个DQS (在x8配置中，仅使用9个DQS)。在此情况下，因为与参照图3描述的原因相同的原因，难以使 用DM功能。最终，x8部件的DM管脚被改变为DQS管脚(TDQS管脚)，同时加载8个DQS和 2个DQS。不是必须的x4部件的DM管脚经线LlO至L20被下拉为地电压VSS。因此，在图4示出的结构中，形成与图1示出的电流路径相同的电流路径，漏电流流向地。在图5示出的本发明的示例性实施例中，片内终结器电路被设置在DRAM中，并且 在不使用数据遮蔽功能的存储器模块操作模式中，流过片内终结器电路的上拉电阻器的漏 电流的流动被切断。图5示出根据本发明示例性实施例的具有电流泄漏监控单元30的片内终结器电 路的电路图。在半导体存储装置(DRAM)中设置的片内终结器电路包括布置在上述连接节点 NDl上方的上拉单元40和布置在连接节点NDl下方的下拉单元50。上拉单元40包括连 接在电源电压端VDDQ与连接节点NDl之间的上拉晶体管TU1、TU2和TU3以及上拉电阻器 RU1、RU2和RU3。下拉单元50包括连接在连接节点NDl和地电压VSS之间的下拉晶体管 TD1、TD2和TD3以及下拉电阻器RD1、RD2和RD3。连接到连接节点NDl的数据遮蔽垫10被设置在模块板的接头区域。在片内终结器开启(ODT EN)模式下，电流泄漏监控单元30接收数据遮蔽垫10 的接地状态信号VSS和半导体存储装置的位配置信号0RGX4，关闭上拉晶体管TU1、TU2和 TU3，并切断片内终结器的上拉电阻器RU1、RU2和RU3与数据遮蔽垫10之间的电流路径。可通过模式寄存器设置(MRS)信号来设置片内终结器开启模式。当使用ECC x4 模块时，数据遮蔽垫10可连接到数据处理设备的模块板的接头区域或主板的地。包括图5 所示的多个片内终结器的存储器模块可以是寄存式双列直插式存储器模块(RDIMM)。在该示例性实施例中，通过模式寄存器(MRS)设置片内终结器开启模式。然而，可 通过扩展模式寄存器设置(EMRS)来设置片内终结器开启模式。例如，2003年3月20日提 交的公开号为2003/0056057的美国专利公开了应用EMRS命令以根据温度来调整半导体存 储器的刷新的技术。因此，EMRS命令的应用可参照上述现有技术。在图5中，电流泄漏监控单元30包括比较器COMl，对参考电压ref和检测线Lim 的电压进行比较，并输出比较信号；第一与非门NAN1，接收所述比较信号以及来自半导体 存储装置的位配置信号0RGx4，并产生与非响应；第二与非门NAN2，接收第一与非门NANl的 输出以及用于开启上拉晶体管TUl至TU3的片内终结器开启信号0DT_EN，并产生与非响应； 反相器INV1，对第二与非门NAN2的输出进行反向；第三与非门NAN3，从比较器COMl接收比 较信号，从半导体存储装置接收位配置信号0RGx4，并产生与非响应；第四与非门NAN4，接 收第三与非门NAN3的输出以及开启下拉晶体管TDl至TD3的片内终结器开启信号0DT_EN， 并产生与非响应。在操作的开始，由于节点NDl的电压电平低于参考电压ref，因此比较器COMl的 输出为高电平。因此，当位配置信号0RGx4为高电平时，第一与非门NANl的输出为低电平。 因此，第二与非门NAN2的输出为高电平，反相器INVl的输出为低电平。结果，上拉晶体管 TUl至TU3被开启。因此，节点NDl的电压电平增加为高电平。当该节点NDl的电压电平高 于参考电平ref时，比较器COMl的输出改变为低电平。因此，第一与非门NANl的输出为高电平，第二与非门NAN2的输出为低电平。反相器INVl的输出为高电平。因此，上拉晶体管 TUI至TU3被关闭，流向数据遮蔽垫的电流被切断。S卩，当不使用数据遮蔽功能时，线Lim被用于检查是否有流过数据遮蔽垫的电 流。当检查出电流流过时，用于开启上拉晶体管TUl至TU3的片内终结器启动信号ODT EN 被强制失效，以完全切断片内终结器电路的上拉晶体管RUl至RU3与数据遮蔽垫10之间的 电流路径(如图5中的箭头ARlO所示)。 当位配置信号0RGx4为低电平时，切断电流路径的操作停止，并且在普通操作模 式下控制上拉晶体管TUl至TU3、下拉晶体管TDl至TD3的操作。存储器模块中设置的多个DRAM中的每个可包括四个或八个存储体(bank)。例如， 一个存储体可具有16Mb (百万比特)、32Mb、64Mb、128Mb、256Mb、512Mb或1024Mb的存储容
Mo在上述本发明示例性实施例中，电流泄漏监控单元30包括比较器C0M1、与非门 NAm至NAN4以及反相器INV1。然而，电流泄漏监控单元30可包括其他逻辑元件。此外， 电熔丝或反熔丝可用于切断电流的流动，从而在每个模块执行处理。尽管已经参照附图显示和描述了本发明的示例性实施例，但是本领域的普通技术 人员应该理解，在不脱离权利要求所限定的示例性实施例的精神和范围的情况下，可以对 其进行形式和细节上的各种改变。例如，在不脱离本发明的精神和范围的情况下，可改变存 储器板的具体结构或者剩余电阻器(stubresistor)的布置或连接结构。在上述示例性实施例中，作为示例描述了 DRAM模块。然而，本发明的技术精神可 被应用到其他易失性存储器(例如，伪SDRAM)或非易失性存储器。
权利要求
一种数据处理设备的存储器模块，包括片内终结器电路，被设置在半导体存储装置中，并且包括连接在上拉晶体管和下拉晶体管之间的上拉电阻器和下拉电阻器；数据遮蔽垫，被设置在模块板的接头区域；电流泄漏监控单元，从数据遮蔽垫接收接地状态信号，从半导体存储装置接收位配置信号，并在片内终结器开始模式下关闭上拉晶体管，以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。
2.如权利要求1所示的数据处理设备的存储器模块，其中，半导体存储装置是动态随 机存取存储器。
3.如权利要求1所示的数据处理设备的存储器模块，其中，通过模式寄存器设置信号 来设置片内终结器开启模式。
4.如权利要求1所示的数据处理设备的存储器模块，其中，当使用ECCx4模块时，数据 遮蔽垫连接到模块板的接头区域的地。
5.如权利要求1所示的数据处理设备的存储器模块，其中，当使用ECCx4模块时，数据 遮蔽垫连接到数据处理设备的主板的地。
6.如权利要求1所示的数据处理设备的存储器模块，其中，存储器模块是寄存式双列 直插式存储器模块。
7.一种数据处理设备的存储器模块，包括片内终结器电路，被设置在半导体存储装置中，并且包括连接在上拉晶体管和下拉晶 体管之间的上拉电阻器和下拉电阻器；数据遮蔽垫，被设置在模块板的接头区域；电流泄漏监控单元，当半导体存储装置的位配置信号指示不使用数据遮蔽功能时，检 查电流是否流过数据遮蔽垫，当检查出有电流流过时，强制使启动上拉晶体管的片内终结 器开启信号失效，以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。
8.如权利要求7所示的数据处理设备的存储器模块，其中，半导体存储装置是DDR动态 随机存取存储器。
9.如权利要求8所示的数据处理设备的存储器模块，其中，存储器模块是寄存式双列 直插式存储器模块。
10.如权利要求8所示的数据处理设备的存储器模块，其中，电流泄漏监控单元包括逻 辑门，该逻辑门被设置在半导体存储装置中，接收位配置信号、数据遮蔽垫的状态信号以及 片内终结器开启信号，并对接收的信号执行逻辑运算。
全文摘要
一种具有切断漏电流功能的数据处理设备的存储器模块。数据处理设备的存储器模块包括片内终结器电路，被设置在半导体存储装置中，并且包括连接在上拉晶体管和下拉晶体管之间的上拉电阻器和下拉电阻器；数据遮蔽垫，被设置在模块板的接头区域；电流泄漏监控单元，从数据遮蔽垫接收接地状态信号，从半导体存储装置接收位配置信号，并在片内终结器开始模式下关闭上拉晶体管以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。
文档编号G11C11/4078GK101800075SQ200910221718
公开日2010年8月11日 申请日期2009年11月11日 优先权日2009年2月10日
发明者徐承珍, 金锡一, 韩愉根 申请人:三星电子株式会社