专利名称：一种相变存储器的置位电路及其置位方法
技术领域：
本发明涉及相变存储器，特别涉及一种相变存储器的置位电路及其置位方法。
背景技术：
相变存储器是利用相变材料能够在非晶体和晶体之间两种状态的转换，来存储数据。这种状态的转换主要由相变材料的熔化温度以及结晶温度来决定，可以通过施加不同的热量来实现多晶体和非晶体两种状态。一般情况，将材料从非晶体到多晶体的转化过程称作置位(SET)，从多晶体到非晶体的转化过程称作重置(RESET)。对于重置操作，只需要将温度提升到熔化温度以上然后迅速的冷却便能够达到非晶体的状态，相对来说比较简单。然而对于置位操作，则需要将温度提升到结晶温度以上，熔化温度以下，然后缓慢的冷却结晶。由于置位操作需要温度能够缓慢的下降以便于相变材料能够达到结晶的状态达到低电阻的电学特性，因此对于温度的下降时间有一定的要求。为了实现置位操作，传统的方法是利用电流镜产生中等的脉冲电流，然后通过寄生电容以及相变电阻组成RC网络来实现这种功能。如图I所示，该电路是对GST相变电阻16执行SET和RESET两种写入操作的电路， 包括一个基准电流源10、PMOS管电流镜对11，12和NMOS管电流镜对13，14、传输门15、 GST相变电阻16、选通管17和开关电路18，19。选通管17通常由MOS管实现，选通管17的漏极连接到相变电阻16，源极接地。当给定选通管17—定的电压使得选通管打开，就可以通过控制开关电路18，19分别打开电流镜电路11，12，13，14进而产生不同的电流强度，进而电流可以加载到相变电阻，实现SET和 RESET两种操作。在实现SET操作过程中，当开关电路关闭18或19之后，由于寄生电容以及相应的相变电阻16组成了 RC网络，所以可以缓慢的实现电流的逐级降低。由于相变材料在不同退热的下降时间内，所呈现出来的晶体的个数以及成核过程会有很大的差别，如果不能够很好的控制时间，会导致空位过多，减弱结晶过程，导致结晶后的电阻不能够达到理想的低电阻的电学特性。传统的电流镜方法中没有相应具体的控制下降时间的方法，而是依赖于工艺的性能，因此在置位的过程中会出现电阻的阻值不稳定，以及低电阻的电学特性不能完全展现的缺点。而且由于其下降时间不能得到合理的控制，在置位的过程中，电阻变化所导致的冗余功耗也阻碍了相变存储器在功耗上的性能提高。
发明内容
有鉴于此，本发明提供一种相变存储器的置位电路及其置位方法，以实现在SET 操作下降时间进行控制。本发明提供的这种相变存储器的置位电路，包括可调电压脉冲源、第一开关电路、可变斜率电压脉冲源、NMOS管、相变电阻和选通管。所述可调电压脉冲源与第一开关电路的第一端相连；所述可变斜率电压脉冲源的输出端与NMOS管的栅极相连；所述第一开关电路的第二端和NMOS管的漏极与相变电阻的第一端相连；相变电阻的第二端与选通管的第一端相连；选通管的第二端和NMOS管的源极分别接地。可调电压脉冲源在执行置位操作时，输出满足SET操作所需温度要求的第一电压脉冲；所述第一开关电路在第一电压脉冲到来时闭合，在第一电压脉冲结束时断开；所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲给NMOS管； NMOS管在收到第二电压脉冲时导通；所述选通管在执行SET操作时导通。较佳地，所述第一开关电路为带控制端的开关器件。较佳地，所述第一开关电路包括第一反相器和第一 PMOS管；所述第一反相器的第一端与可调电压脉冲源的输出端相连，第二端与第一 PMOS管的栅极相连；第一 PMOS管的源极连接SET操作所需的电压源，第一 PMOS管的漏极连接相变电阻的第一端。所述可变斜率电压脉冲源由所述可调电压脉冲源、第二反相器和第二 PMOS管实现；所述第二反相器的第一端与可调电压脉冲源的输出端相连，第二端与第二 PMOS管的栅极和所述NMOS管的栅极相连；第二 PMOS管的源极和漏极连接SET操作所需的电压源。较佳地，该置位电路在所述相位电阻的第一端与接地端存在寄生电容。本发明提供的相变存储器的置位方法，对于每个相变电阻采用上述的置位电路； 执行SET操作包括如下步骤A、控制选通管导通。B、控制第一开关电路闭合，将所述可调电压脉冲源输出的第一电压脉冲通过第一开关电路输出给相变电阻。C、控制第一开关电路在第一电压脉冲结束时断开，且控制所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲导通NMOS管；所述相变电阻由自身放电和NMOS管缓慢放电。较佳地，所述第一开关电路包括第一反相器和第一 PMOS管；所述第一反相器的第一端与可调电压脉冲源的输出端相连，第二端与第一PMOS管的栅极相连；第一PMOS管的源极连接SET操作所需的电压源，第一 PMOS管的漏极连接相变电阻的第一端。所述可变斜率电压脉冲源由所述可调电压脉冲源、第二反相器和第二 PMOS管实现；所述第二反相器的第一端与可调电压脉冲源的输出端相连，第二端与第二 PMOS管的栅极和所述NMOS管的栅极相连；第二 PMOS管的源极和漏极连接SET操作所需的电压源。较佳地，所述步骤B为将由可调电压脉冲源产生的从0到第一电压脉冲幅值的变化电平输出给第一反向器和第二反相器；第一反相器将电平反向后输出给第一 PMOS管， 使第一 PMOS管导通，通过将所述电压源经第一 PMOS管输入给相变电阻，实现将可调方波电压脉冲电路输出的第一电压脉冲间接输入给相变电阻；第二反相器将电平反向后输出给 NMOS管，使NMOS管截止。所述步骤C为将由可调电压脉冲源产生的从第一电压脉冲到0的变化电平输出给第一反向器和第二反相器；第一反相器将电平反向后输出给第一 PMOS管，使第一 PMOS 管截止；第二反相器将电平反向后输出给NMOS管，使NMOS管栅极的电压呈线性上升，导通NMOS管；所述相变电阻由自身放电和NMOS管缓慢放电。较佳地，该写入电路在所述相位电阻的第一端与接地端存在寄生电容。较佳地，所述步骤C中，相变电阻由自身放电、NMOS管和寄生电容实现缓慢放电。较佳地，所述第一电压脉冲的幅值和脉宽根据对实际电路SET操作的检测设置； NMOS管栅极的呈线性上升的电压的时间，通过调整所述第二 PMOS管和NMOS管的尺寸实现。由上述的技术方案可见，本发明通过可变斜率电压脉冲源和NMOS管，实现了对置位操作下降时间的控制。从而增加了置位操作的成功率，而且实现起来简单易行。
图
图
图
。
具体实施例方式本发明公开了一种相变存储器的置位电路和置位方法，以下参照附图并举具体实施例对本发明进行详细说明。第一较佳实施例如图2所示，本发明第一较佳实施例的置位电路，包括可调电压脉冲源21、第一开关电路26、可变斜率电压脉冲源22、NMOS管23、相变电阻(PCE) 24和选通管(WL) 25。其中，可调电压脉冲源21与第一开关电路26的第一端相连，可变斜率电压脉冲源 22的输出端与NMOS管23的栅极相连。第一开关电路26的第二端和NMOS管23的漏极与相变电阻24的第一端相连。相变电阻24的第二端与选通管25的第一端相连，选通管25 的第二端和NMOS管23的源极接地。图2中，可调电压脉冲源21在执行置位操作时，输出满足SET操作所需温度要求的第一电压脉冲。第一开关电路26在第一电压脉冲到来时闭合,在第一电压脉冲结束时断开。可变斜率电压脉冲源22在第一电压脉冲结束时输出线性上升的第二电压脉冲给NMOS 管23，NMOS管23在收到第二电压脉冲时导通，该选通管25在执行SET操作时导通。本实施例中，第一开关电路26为带控制端的开关器件。由控制端控制开关器件的断开和闭合。图2所示的置位电路进行SET操作的过程包括如下步骤A、控制选通管25导通。B、控制第一开关电路26闭合，将所述可调电压脉冲源21输出的第一电压脉冲通过第一开关电路26输出给相变电阻24C、控制第一开关电路26在第一电压脉冲结束时断开，且控制所述可变斜率电压脉冲源22在第一电压脉冲结束时输出线性上升的第二电压脉冲导通NMOS管23，相变电阻24由自身放电和NMOS管23缓慢放电。另外，本实施例的置位电路中，在相位电阻24的第一端与接地端存在寄生电容。 因此，在步骤C中，相变电阻23由自身放电、NMOS管23和寄生电容放电实现缓慢放电。
第二较佳实施例如图3所示，本发明第二较佳实施例的置位电路包括可调电压脉冲源31、第一反相器32、第二反相器33、第一 PMOS管34、NMOS管35、第二 PMOS管36、相变电阻37和选通管38。与图2所示实施例相同，本实施例的置位电路在相位电阻37的第一端与接地端存在寄生电容30。本实施例中，第一反相器32和第一 PMOS管34实现图2所示第一开关电路26的功能。可调电压脉冲源31、第二反相器33和第二 PMOS管36实现图2所示可变斜率电压脉冲源22的功能。具体地，第一反相器32的第一端与可调电压脉冲源31的输出端相连，第二端与第一 PMOS管34的栅极相连。第一 PMOS管34的源极连接SET操作所需的电压源VDD，第一 PMOS管34的漏极和NMOS管35的漏极连接相变电阻37的第一端。NMOS管35的源极接地。 第二反相器33的第一端与可调电压脉冲源31的输出端相连，第二端与第二 PMOS管36的栅极和所述NMOS管35的栅极相连。第二 PMOS管36的源极和漏极连接SET操作所需的电压源。由图3可见，本实施例中的第一 PMOS管34为开关电路，起到传递电压的作用。 NMOS管35是用来降低相变电阻37第一端的电压由高电平到低电平的下降过程。而图3中第二 PMOS管36起到电容的作用，用来控制NMOS管35的栅极电压从低电平到高电平的时间。第二反相器33能够让第二 PMOS管36实现相应的控制时间的作用，第一反相器32能够保证第一 PMOS管34和NMOS管35的栅极变化同步。本实施例中，相变电阻37和选通管38的连接关系与图2所示实施例相同，这里不
再重复。图3所示的置位电路进行SET操作的过程包括如下步骤A、控制选通管25导通。B、将由可调电压脉冲电路31产生的从0到第一电压脉冲幅值的变化电平输出给第一反向器32和第二反相器33。第一反相器32将电平反向后输出给第一 PMOS管34,使第一 PMOS管34导通，通过将所述电压源VDD经第一 PMOS管34输入给相变电阻37，实现将可调方波电压脉冲电路输出的第一电压脉冲间接输入给相变电阻37 ;第二反相器33将电平反向后输出给NMOS管35，使NMOS管35截止。C、将由可调电压脉冲电路31产生的从第一电压脉冲到0的变化电平输出给第一反向器32和第二反相器33。第一反相器32将电平反向后输出给第一 PMOS管34,使第一 PMOS管34截止。第二反相器33将电平反向后输出给NMOS管35，使NMOS管栅极的电压呈线性上升，导通NMOS管35，所述相变电阻37由自身放电、寄生电容30和NMOS管35缓慢放电。参照图4，在执行SET操作时，首先可调电压脉冲电路31给予一个电平变化，从0 到VDD(即SET操作所需第一电压脉冲的幅值)。这样，第一 PMOS管34以及NMOS管35的栅极会有一个电平变化，变化幅度为VDD到O。由于此时第二 PMOS管36没有打开，因此对于NMOS管35的栅极电压变化没有影响。第一 PMOS管34完全打开，使得相变电阻37上的电压能够达到VDD，并且加载到相变电阻37上(本实施例为GST的相变材料)上面。当加热到可控时间41之后，使得温度达到结晶温度的时候，第一脉冲电压由高电平到低电平转换，这时第一 PMOS管34关闭，与此同时低电平使得第二 PMOS管36打开，延迟NMOS管35的栅极从低电平到高电平转化，使得NMOS管35的栅极电压会在可控时间42 内呈现一个线性的上升电压。由于NMOS管35的栅极处于线性的变化范围，因此在接地形成回路的过程中，对于相变电阻37上的电压放电会起到一个缓冲的作用，这样就完全符合置位操作当中需要将温度慢慢降下来。实际应用中，可控时间41可以通过调整输入的第一电压脉冲的宽度来实现，第一电压脉冲的幅值和脉宽根据对实际电路SET操作的检测设置的。可控时间42则需要调整第二 PMOS管36和NMOS管35的尺寸来调节。具体地，针对不同的工艺，可以选择不同尺寸的第二 PMOS管36和NMOS管35来调整一个适合置位操作的最佳时间，以便于相变材料的结晶化达到最高，使得写操作性能达到最佳。实际应用中在调节调整第二 PMOS管36和NMOS管35的尺寸时，要尽量使脉冲的下降沿的斜率恰好控制在电阻变化的斜率上，这样既满足了高的结晶化程度而且也实现了功率的最小化。这里，电阻变化的斜率需要通过实际的实验数据来确定，首先可以通过改变置位的不同的下降时间，将相变材料在期间形成的不同的电阻值记录下来，然后将最大的阻值和最小的阻值连接成一条直线，既可以成为本发明中所需要的电阻变化的斜率曲线。由上述的实施例可见，应用本发明可以调整置位操作的下降时间，会使得相变电阻即使在很大的范围内变化的时候，能够实现很高的结晶化程度，呈现低电阻的电学特性， 增加置位操作的成功率，而且能够减少置位操作的功耗，改进了原来由电流镜产生恒定电流而产生的低概率的结晶和冗余功率，而且实现起来简单易行。由于相变材料的尺寸日趋减小，所需要的功耗以及对于材料的要求会更加高，比如高阻和低阻之间的差值会逐渐减小，因此精确的实现低电阻的置位操作对于今后的技术可扩展性有着更广阔的前景。
权利要求
1.一种相变存储器的置位电路，其特征在于，包括可调电压脉冲源、第一开关电路、 可变斜率电压脉冲源、NMOS管、相变电阻和选通管；所述可调电压脉冲源与第一开关电路的第一端相连；所述可变斜率电压脉冲源的输出端与NMOS管的栅极相连；所述第一开关电路的第二端和NMOS管的漏极与相变电阻的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和NMOS管的源极接地；可调电压脉冲源在执行置位操作时，输出满足SET操作所需温度要求的第一电压脉冲；所述第一开关电路在第一电压脉冲到来时闭合，在第一电压脉冲结束时断开；所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲给NMOS管；NM0S 管在收到第二电压脉冲时导通；所述选通管在执行SET操作时导通。
2.如权利要求I所述的置位电路，其特征在于所述第一开关电路为带控制端的开关器件。
3.如权利要求I所述的置位电路，其特征在于所述第一开关电路包括第一反相器和第一 PMOS管；所述第一反相器的第一端与可调电压脉冲源的输出端相连，第二端与第一 PMOS管的栅极相连；第一 PMOS管的源极连接SET操作所需的电压源，第一 PMOS管的漏极连接相变电阻的第一端；所述可变斜率电压脉冲源由所述可调电压脉冲源、第二反相器和第二 PMOS管实现；所述第二反相器的第一端与可调电压脉冲源的输出端相连，第二端与第二 PMOS管的栅极和所述NMOS管的栅极相连；第二 PMOS管的源极和漏极连接SET操作所需的电压源。
4.如权利要求3所述的置位电路，其特征在于该置位电路在所述相位电阻的第一端与接地端存在寄生电容。
5.一种相变存储器的置位方法，其特征在于对于每个相变电阻采用权利要求I所述的置位电路；执行SET操作包括如下步骤A、控制选通管导通；B、控制第一开关电路闭合，将所述可调电压脉冲源输出的第一电压脉冲通过第一开关电路输出给相变电阻；C、控制第一开关电路在第一电压脉冲结束时断开，且控制所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲导通NMOS管；所述相变电阻由自身放电和NMOS管缓慢放电。
6.如权利要求5所述的置位方法，其特征在于所述第一开关电路包括第一反相器和第一 PMOS管；所述第一反相器的第一端与可调电压脉冲源的输出端相连，第二端与第一 PMOS管的栅极相连；第一 PMOS管的源极连接SET操作所需的电压源，第一 PMOS管的漏极连接相变电阻的第一端；所述可变斜率电压脉冲源由所述可调电压脉冲源、第二反相器和第二 PMOS管实现；所述第二反相器的第一端与可调电压脉冲源的输出端相连，第二端与第二 PMOS管的栅极和所述NMOS管的栅极相连；第二 PMOS管的源极和漏极连接SET操作所需的电压源。
7.如权利要求5所述的置位方法，其特征在于所述步骤B为将由可调电压脉冲源产生的从O到第一电压脉冲幅值的变化电平输出给第一反向器和第二反相器；第一反相器将电平反向后输出给第一 PMOS管，使第一 PMOS管导通，通过将所述电压源经第一 PMOS管输入给相变电阻，实现将可调方波电压脉冲电路输出的第一电压脉冲间接输入给相变电阻；第二反相器将电平反向后输出给NMOS管，使NMOS管截止；所述步骤C为将由可调电压脉冲源产生的从第一电压脉冲到O的变化电平输出给第一反向器和第二反相器；第一反相器将电平反向后输出给第一 PMOS管，使第一 PMOS管截止；第二反相器将电平反向后输出给NMOS管，使NMOS管栅极的电压呈线性上升，导通NMOS 管；所述相变电阻由自身放电和NMOS管缓慢放电。
8.如权利要求7所述的置位方法，其特征在于该写入电路在所述相位电阻的第一端与接地端存在寄生电容。
9.如权利要求8所述的置位方法，其特征在于所述步骤C中，相变电阻由自身放电、 NMOS管和寄生电容实现缓慢放电。
10.如权利要求7-9所述的写入方法，其特征在于所述第一电压脉冲的幅值和脉宽根据对实际电路SET操作的检测设置；NM0S管栅极的呈线性上升的电压的时间，通过调整所述第二 PMOS管和NMOS管的尺寸实现。
全文摘要
本发明公开了一种相变存储器的置位电路，由可调电压脉冲源与第一开关电路的第一端相连；所述可变斜率电压脉冲源的输出端与NMOS管的栅极相连；所述第一开关电路的第二端和NMOS管的漏极与相变电阻的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和NMOS管的源极分别接地；可调电压脉冲源在执行置位操作时，输出第一电压脉冲；所述第一开关电路在第一电压脉冲到来时闭合，在第一电压脉冲结束时断开；所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲给NMOS管；NMOS管在收到第二电压脉冲时导通。本发明还公开了应用上述置位电路的置位方法。本发明实现了对置位操作下降时间的控制，增加了置位操作的成功率。
文档编号G11C11/56GK102592663SQ20121003669
公开日2012年7月18日 申请日期2012年2月17日 优先权日2012年2月17日
发明者洪红维, 王瑞哲, 董骁, 黄崇礼 申请人:北京时代全芯科技有限公司