栅极移位寄存器及使用其的显示装置制造方法
【专利摘要】本发明涉及一种栅极移位寄存器及使用它的显示装置，所述栅极移位寄存器包括：多个级，所述多个级接收多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出第n栅极输出信号的输出节点；上拉TFT，所述上拉TFT根据Q节点的电位在具有第n相位的时钟的输入端与输出节点之间开关电流；下拉TFT，所述下拉TFT根据QB节点的电位在低电位电压的输入端与输出节点之间开关电流；和BTS补偿单元，紧跟在所述第n级被复位后直到就在下一帧中所述第n级被置位前为止，所述BTS补偿单元以低电位电平将QB节点周期性放电。
【专利说明】栅极移位寄存器及使用其的显示装置
【技术领域】
[0001]本发明涉及一种栅极移位寄存器及使用其的显示装置。
【背景技术】
[0002]近年来，已开发了各种平板显示器(FPD)并投入市场。通常，平板显示器的扫描驱动电路使用栅极移位寄存器顺序地向扫描线提供扫描脉冲。
[0003]扫描驱动电路的栅极移位寄存器设置有包括多个薄膜晶体管(下文称作“TFT”)的级。所述级从属地连接(级联连接)，以依次产生输出。
[0004]每级包括控制上拉TFT (上拉薄膜晶体管)的Q节点和控制下拉TFT (下来薄膜晶体管)的Q bar (QB)节点。此外，每级包括响应于从前级输入的起始信号、从后级输入的复位信号和时钟信号将Q节点和QB节点的电压相反地充电和放电的开关TFT。
[0005]每级通过如图1的驱动时序进行操作。参照图1,该级响应于起始信号,将Q节点充电，然后当输入时钟信号CLK，以导通上拉晶体管时，自举Q节点的电位。因此，时钟信号CLK作为栅极输出信号Vg被输出。随后,该级响应于复位信号,将Q节点的电位从充电电平(例如高电位电平)降至放电电平(例如低电位电平)，然后在大约一个帧周期期间将Q节点的电位保持在低电位电平。
[0006]QB节点与Q节点被相反地充电和放电。就是说，当Q节点具有高电位电平时，QB节点具有低电位电平。当Q节点保持在低电位电平时，QB节点保持在高电位电平VH。QB节点在一帧的大部分都保持在高电位电平VH。因此，在根据QB节点的电位进行开关的TFT (下拉TFT和一些开关TFT)的栅极电极中建立了正偏置应力(之后称为“PBTS”)。PBTS与驱动时间的流逝成比例，从而劣化了相应的TFT。TFT的阈值电压与建立的PBTS的量成比例地在正(+ )方向上漂移。相反，TFT的阈值电压与建立的NBTS (负偏置应力)的量成比例地在负(_)方向上漂移。同时，作为TFT公知的是包括由非晶硅材料形成的半导体层的a-S1:HTFT，和包括由多晶硅材料形成的半导体层的多晶硅TFT。当前，经常使用氧化物TFT，氧化物TFT具有诸如产量和工艺简单这样的优点。氧化物TFT包括金属氧化物半导体层，从而具有比a-S1:H TFT高20到30倍的电子迁移率。
[0007]在使用a-S1:H TFT的扫描驱动电路中，如图2中所示，交替地驱动分别与两个QB节点QBl和QB2连接的两个下拉TFT Tpdl和Tpd2，以降低TFT的劣化并提高电路的可靠性。然而，在使用氧化物TFT的扫描驱动电路中，即使应用图2的结构，也不能提高电路的可靠性。原因是因为在空闲(idle)驱动周期期间，与NBTS状态的a-S1:H TFT相比，氧化物TFT具有阈值电压的非常小的负(_)漂移量，因而很难将由PBTS导致的阈值电压漂移恢复到初始状态。
[0008]氧化物TFT的BTS (偏置应力)特性优于a-S1:H TFT。然而，就通过交替驱动的恢复特性而言，氧化物TFT较差。因此，扫描驱动电路的可靠性降低。当通过使用a-S1:H TFT组成图2时，如图3a中所示，即使驱动时间流逝，TFT的阈值电压仍保持在恒定值(钳位电压饱和)。相反，当通过使用氧化物TFT组成图2时，如图3b中所示，根据驱动时间的流逝，TFT的阈值电压在正(+ )方向上漂移(钳位电压不饱和)。
【发明内容】
[0009]本发明致力于提供一种减小根据QB节点的电位进行开关的TFT的栅极偏置应力，以增加扫描驱动电路的寿命的栅极移位寄存器及使用其的显示装置。
[0010]本发明的典型实施方式提供了一种栅极移位寄存器，包括:多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号。彼此从属地连接的所述级的第η级可包括:输出所述栅极输出信号中的第η栅极输出信号的第一输出节点。第一上拉TFT根据第一Q节点的电位在所述时钟之中具有第η相位的时钟的输入端与所述第一输出节点之间开关电流。第1-1下拉TFT根据与所述第一 Q节点不同地充电和放电的第一 QB节点的电位在低电位电压的输入端与所述第一输出节点之间开关所述电流。第1-1开关TFT通过根据具有领先于所述第η栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到所述第一 Q节点，以高电位电平将所述第一 Q节点充电。第2-1开关TFT根据所述第一 Q节点的电位以低电位电平将所述第一 QB节点放电。第3-1开关TFT根据具有落后于所述第η栅极输出信号的相位的相位的复位信号以所述低电位电平将所述第一 Q节点放电。第4-1开关TFT根据所述第一 QB节点的电位以所述低电位电平将所述第一 Q节点放电。紧跟在所述第η级被复位后直到就在下一帧中所述第η级被置位前为止，第一BTS补偿单元以所述低电位电平将所述第一 QB节点周期性放电。
【专利附图】
【附图说明】
[0011]附图提供对本发明的进一步理解并且并入说明书而组成说明书的一部分。所述附图示出本发明的示范性的实施方式，并且与说明书文字一起用于解释本发明的原理。
[0012]在附图中:
[0013]图1是组成栅极移位寄存器的单元级的一般驱动时序图；
[0014]图2是示意性示出交替驱动两个QB节点的公知级结构的视图；
[0015]图3a是示出使用a-S1:H TFT的扫描驱动电路的可靠性特性的视图；
[0016]图3b是示出使用氧化物TFT的扫描驱动电路的可靠性特性的视图；
[0017]图4是示意性示出根据本发明示例性实施方式的栅极移位寄存器的组成的视图；
[0018]图5是示出图4中所示级的第η级的组成的视图；
[0019]图6是示出图5中所示的第η级的操作波形的视图；
[0020]图7是示出图4中所示级的第η级的另一组成的视图；
[0021]图8是示出图7中所示的第η级的操作波形的视图；
[0022]图9是示出图4中所示级的第η级的另一组成的视图；
[0023]图10是示出图9中所示的第η级的操作波形的视图；
[0024]图11是示意性示出根据本发明另一示例性实施方式的栅极移位寄存器的组成的视图；
[0025]图12是示出图11中所示级的第η级的组成的视图；
[0026]图13是示出图12中所示的第η级的操作波形的视图；
[0027]图14是示出图11中所示级的第η级的另一组成的视图；
[0028]图15是示出图14中所示的第η级的操作波形的视图；
[0029]图16是示出图11中所示级的第η级的另一组成的视图；
[0030]图17是示出图16中所示的第η级的操作波形的视图；
[0031]图18和19是示出一部分的示例性实施方式的模拟结果的波形图；和
[0032]图20示意性示出了根据本发明示例性实施方式的示出装置。
【具体实施方式】
[0033]下文，将参照附图详细描述本发明的示例性实施方式，在整个说明书中，相同的标记表示基本相同的组件。在下面的描述中，如果确定与本发明相关的公知功能或构造的详细描述会使本发明的主题不清晰，则省略该详细描述。考虑到便于说明书的撰写，选择了在下面的描述中使用的组件的名称，这些名称可能不同于实际产品中的名称。在下面的描述中，术语“前级”表示位于作为参考的级的上部的级，从而该级产生具有领先于从参考级输出的参考栅极输出信号的相位的相位的栅极输出信号。此外，术语“后级”表示位于作为参考的级下部的级，从而该级产生具有落后于从参考级输出的参考栅极输出信号的相位的相位的栅极输出信号。在下面的描述中，优选通过氧化物TFT实现组成本发明的栅极移位寄存器的TFT。然而，本发明的技术精神并不限于此，自然可应用于LTPS工艺的a-S1:H TFT和多晶硅TFT。
[0034]图4是示意性示出根据本发明示例性实施方式的栅极移位寄存器的组成的视图。
[0035]参照图4，根据本发明该示例性实施方式的栅极移位寄存器设置有从属地连接的多个级STGl到STG4，…。
[0036]级STGl到STG4，…每一个都设置有产生栅极输出信号Vgl到Vg4，…的输出通道。栅极输出信号Vgl到Vg4,…的相位被依次移位。栅极输出信号Vgl到Vg4,…每一个可作为扫描脉冲施加给示出装置的扫描线并作为起始信号Vst施加给后级的任意一个。此外，栅极输出信号可作为复位信号Rst输入到前级的任意一个。
[0037]在每一帧根据施加给起始端的起始信号Vst将级STGl到STG4，…每一个的操作置位。通过置位操作将级STGl到STG4，…每一个的Q节点充电并将QB节点放电。来自外部时序控制器的栅极起始脉冲可作为起始信号Vst施加给最上端的两级STGl和STG2。此夕卜，前一级的栅极输出信号可作为起始信号Vst施加给除最上端的两级STGl和STG2之外的级STG3，STG4，…的每一个。例如，第k-2级STGk_2的栅极输出信号Vgk_2可作为起始信号Vst施加给第k (k是自然数)级STGk。
[0038]在每一帧根据施加给复位端的复位信号Rst将级STGl到STG4，…每一个的操作复位。通过复位操作将级STGl到STG4，…每一个的Q节点放电并将QB节点充电。后一级的栅极输出信号可作为复位信号Rst施加给级STGl到STG4，…每一个。例如，第k+2级STGk+2的栅极输出信号Vgk+2可作为复位信号Rst施加给第k级STGk。
[0039]可向级STGl到STG4，…每一个输入其中相位依次被延迟的重叠预定时间的i相位(i是正偶数)栅极移位时钟中的任意一个。为了确保在高速驱动期间充足的充电时间，优选栅极移位时钟具有四个或更多个相位。包括本示例性实施方式在内的下面的示例性实施方式描述了栅极移位时钟具有四个相位，但本发明的技术精神并不限于此。栅极输出信号Vgl到Vg4，…被依次移位，从而与相位被依次延迟的四相位栅极移位时钟CLKl到CLK4同步。四相位栅极移位时钟CLKl到CLK4在栅极高电压与栅极低电压之间摆动。
[0040]向级STGl到STG4，…每一个提供高电位电平VH的高电位电压VDD和低于高电位电平VH的低电位电平VL的低电位电压VSS。高电位电平VH可设定为大致与栅极高电压相同。低电位电平VL可设定为大致与栅极低电压相同。
[0041]特别是，级STGl到STG4，…每一个包括图5、7和9中所示的BTS补偿单元，以将QB节点周期性放电。因此，减小根据QB节点的电位进行开关的TFT的栅极偏置应力。在级STGl到STG4，…每一个中，紧跟在相应级被复位后直到就在相应级在下一帧中被置位前为止，BTS补偿单元将QB节点周期性放电。BTS补偿单元可接收至少一个放电控制信号(图5的QBR或图7的QBRl和QBR2)，以进行周期性放电操作。放电控制信号可被选择为图6中所示的四相位时钟CLKl到CLK4中的任意一个,或者图8中所示的单独的四相位辅助时钟ACLKl到ACLK4中的任意一个。同时，为了进行周期性放电操作，BTS补偿单元可接收图9中所示的交流高电位电压AVDD。交流高电位电压AVDD在高电位电平VH和低电位电平VL间摆动，且在每一预定周期减小为低电位电平VL。
[0042]图5示出了图4中所示级STGl到STG4，…中的第η (η是正整数)级STGn的组成。此外，图6示出了图5中所示的第η级STGn的操作波形。
[0043]参照图5，第η级STGn设置有输出第η栅极输出信号Vg(η)的输出节点NO、根据Q节点的电位进行开关的上拉TFT (Tpu)、根据QB节点的电位进行开关的下拉TFT (Tpd),将Q节点充电和放电的第一、第三和第四开关TFT T1，T3和Τ4、根据Q节点的电位将QB节点放电的第二开关Τ2、以及BTS补偿单元，BTS补偿单元根据放电控制信号QBR将QB节点周期性放电，减小根据QB节点的电位进行开关的TFT Tpd和Τ4的栅极偏置应力。
[0044]上拉TFT Tpu根据Q节点的电位在具有第η相位的时钟CLKn的输入端与输出节点NO之间开关电流。当在Q节点以高电位电平VH被充电的同时输入具有第η相位的时钟CLKn，Q节点的电位被自举为高于高电位电平VH的电压，从而导通上拉TFT Tpu。当上拉TFT Tpu导通时，具有第η相位的时钟CLKn，即图6的例子中的第一时钟CLKl被施加到输出节点NO。
[0045]下拉TFT Tpd根据与Q节点不同地充电和放电的QB节点的电位，在低电位电压VSS的输入端与输出节点NO之间开关电流。当下拉TFT Tpd导通时，低电位电压VSS被施加到输出节点NO。
[0046]第一、第三和第四开关TFT Tl、T3和T4与Q节点的充电和放电相关。第一开关TFT Tl通过根据具有领先于第η栅极输出信号Vg (η)的相位的相位的起始信号Vst将高电位电压VDD的输入端连接到Q节点，以高电位电平VH将Q节点充电。在此，如上所述，可将起始信号Vst选择为第η-2栅极输出信号Vg (η-2)。第三开关TFT Τ3根据具有落后于第η栅极输出信号Vg (η)的相位的相位的复位信号Rst将Q节点连接到低电位电压VSS的输入端，以低电位电平VL将Q节点放电。在此，如上所述，可将复位信号Rst选择为第η+2栅极输出信号Vg(n+2)。第四开关TFT T4根据QB节点的电位将Q节点连接到低电位电压VSS的输入端，以低电位电平VL将Q节点放电。
[0047]第二开关TFT T2根据Q节点的电位以低电位电平VL将QB节点放电。第二开关TFT T2用作当Q节点充电时将QB节点放电。
[0048]BTS补偿单元用作根据放电控制信号QBR将QB节点周期性放电，以减小根据QB节点的电位进行开关的TFT Tpd和T4的栅极偏置应力。在此，可将放电控制信号QBR选择为具有第n+1相位的时钟CLKn+Ι，即图6的例子中的第二时钟CLK2。
[0049]为此，BTS补偿单元包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将QB节点放电的第五开关TFT T5。第五开关TFT T5的栅极电极与放电控制信号QBR的输入端连接，漏极电极与QB节点连接，源极电极与低电位电压VSS的输入端连接。每当作为放电控制信号QBR的第二时钟CLK2以高电位电平VH输入时，第五开关TFT T5导通，以将QB节点连接到低电位电压VSS的输入端。因此，QB节点被放电。
[0050]同时，BTS补偿单元进一步包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将输出节点NO放电的第六开关TFT T6。因此，紧跟在进行复位后且直到就在下一帧中进行置位前为止，第η栅极输出信号Vg(n)稳定地保持为栅极低电压。第六开关TFTT6的栅极电极与放电控制信号QBR的输入端连接，漏极电极与QB节点连接，源极电极与低电位电压VSS的输入端连接。可通过第六开关TFT T6的开关操作有效去除第η栅极输出信号Vg(n)中包含的脉动电流。
[0051]下面将参照图6描述图5中所示的第η级STGn的操作。
[0052]当在周期①期间输入起始信号Vst时，通过第一开关TFT Tl施加的高电位电压VDD，Q节点以高电位电平VH充电，通过第二开关TFT Τ2施加的低电位电压VSS，QB节点以低电位电平VL放电。
[0053]当在周期②期间向上拉TFT的漏极电极输入具有第η相位的时钟CLKn时，Q节点和上拉TFT Tpu的漏极电极通过寄生电容彼此耦接。因此，Q节点的电位被自举为高于高电位电平VH的电压。结果，上拉TFT Tpu导通。当上拉TFT Tpu导通时，具有η相位的时钟CLKn，即第一时钟CLKl作为第η栅极输出信号Vg (η)施加到输出节点NO。
[0054]当在周期③期间输入复位信号Rst (即第η+2栅极输出信号Vg(n+2))时，通过第三开关TFT T3施加的低电位电压VSS，Q节点以低电位电平VL放电。第二开关TFT T2截止，以阻挡QB节点的放电通路。结果，通过高电位电压VDD，QB节点以高电位电平VH充电。
[0055]当在周期④期间通过被选择作为放电控制信号QBR的第二时钟CLK2周期性导通第五开关TFT T5时，QB节点以低电位电平VL放电。QB节点的周期性放电操作可一直进行到在下一帧中进行置位为止。施加给TFT的栅极偏置应力与施加的电压的电平和施加时间成比例地增加。周期④对应于一帧的大部分时间。因为QB节点在周期④期间周期性放电，所以与QB节点持续保持在高电位电平VH的公知情形相比，显著减小了根据QB节点进行开关的TFT Tpd和T4的栅极偏置应力。当栅极偏置应力减小时，降低了 TFT的阈值电压的劣化(即阈值电压漂移量)。因此，级电路的可靠性和稳定性提高，并且扫描驱动电路的寿命增加。
[0056]图7示出了图4中所示级STGl到STG4，…中的第η (η是正整数)级STGn的另一组成。此外，图8示出了图7中所示的第η级STGn的操作波形。
[0057]图7的第η级STGn与图5的区别仅在于BTS补偿单元的组成，其余组成基本相同。
[0058]图7的BTS补偿单元包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将QB节点放电的第5-1开关TFT Τ5-1、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将QB节点放电的第5-2开关TFT Τ5-2。第5_1开关TFT Τ5-1的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与QB节点连接，源极电极与低电位电压VSS的输入端连接。第5-2开关TFT T5-2的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与QB节点连接，源极电极与低电位电压VSS的输入端连接。
[0059]BTS补偿单元用作根据第一和第二放电控制信号QBRl和QBR2将QB节点周期性放电，以减小根据QB节点的电位进行开关的TFT Tpd和T4的栅极偏置应力。其中，可将第一放电控制信号QBRl选择为单独的第一辅助时钟(即图6的例子中的ACLKl)，第一辅助时钟与具有第η+1相位的时钟CLKn+Ι的一部分重叠。可将第二放电控制信号QBR2选择为单独的第二辅助时钟(即图6的例子中的ACLK2)，第二辅助时钟与具有第η+1相位的时钟CLKn+1的其余部分重叠。第一和第二辅助时钟ACLKl和ACLK2每一个的导通占空比(on duty)可设定为四相位时钟CLKl到CLK4每一个的导通占空比的1/2。因此，每当以高电位电平VH输入第一和第二辅助时钟ACLKl和ACLK2时，第5-1开关TFT T5-1和第5_2开关TFT T5-2交替导通，以将QB节点连接到低电位电压VSS的输入端。因此，QB节点被放电。第5-1开关TFT T5-1和第5-2开关TFT T5-2以1/2导通占空比交替导通。因此，与图5相比，开关劣化减小一半。
[0060]同时，图7的BTS补偿单元进一步包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将输出节点NO放电的第6-1开关TFT6-1、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将输出节点NO放电的第6_2开关TFT6-2。因此，紧跟在进行复位后直到就在下一帧中进行置位前为止，第η栅极输出信号Vg(n)稳定地保持为栅极低电压。第6-1开关TFT6-1的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与输出节点连接，源极电极与低电位电压VSS的输入端连接。第6-2开关TFT6-2的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与QB节点连接，源极电极与低电位电压VSS的输入端连接。可通过6-1和6-2开关TFT T6-1和T6-2的开关操作有效去除第η栅极输出信号Vg(η)中包含的脉动电流。
[0061]图8中所示的第η级STGn的操作波形大致与图6的相同，只是QB节点是根据与第一到第四时钟CLKl到CLK4相比具有一半占空比的第一和第二辅助时钟ACLKl和ACLK2在周期④期间周期性放电。
[0062]图9示出了图4中所示级STGl到STG4，…中的第η (η是正整数)级STGn的另一组成。此外，图10示出了图9中所示的第η级STGn的操作波形。
[0063]图9的第η级STGn与图5区别仅在于BTS补偿单元的组成，其余组成基本相同。
[0064]图9的BTS补偿单元包括向QB节点提供交流高电位电压AVDD的第五开关TFT Τ5。第五开关TFT Τ5是二极管连接的，以与交流高电位电压AVDD的输入端和QB节点连接。为了进行二极管连接，第五开关TFT Τ5的栅极电极和漏极电极与交流高电位电压AVDD的输入端连接。第五开关TFT Τ5的源极电极与QB节点连接。
[0065]紧跟在进行复位后直到就在下一帧中进行置位前为止，图9的第二开关TFT Τ2保持在截止状态。因此，QB节点的电位取决于交流高电位电压AVDD。当交流高电位电压AVDD以高电位电平VH输入时，QB节点的电位被充电，当交流高电位电压AVDD以低电位电平VL输入时，QB节点的电位被放电。图9的BTS补偿单元用作向QB节点施加高电位电平VH和低电位电平VL交替的交流高电位电压AVDDJf QB节点周期性放电，以减小根据QB节点的电位进行开关的TFT Tpd和Τ4的栅极偏置应力。
[0066]图10中所示的第η级STGn的操作波形大致与图6的相同，只是QB节点是根据在高电位电平VH和低电位电平VL处摆动的交流高电位电压AVDD在周期③期间周期性放电。
[0067]图11是示意性示出根据本发明另一示例性实施方式的栅极移位寄存器的组成的视图。图11示出了用于交流驱动的栅极移位寄存器的组成(为每级设置两个QB节点和两个下拉TFT，并以预定周期为循环、交替空闲地驱动QB节点)。在图11中，为了减少级中包含的TFT和电线的数量，相邻两级彼此共享第一 QB节点QB_0和第二 QB节点QB_E。
[0068]除了交流驱动的组成之外的级的其他组成大致与图5的相同。向级STGl到STG4，…每一个提供第一高电位电压VDDl、第二高电位电压VDD2和低电位电压VSS，以进行交流驱动。
[0069]以高电位电平VH恒定地输入第一高电位电压VDDl。
[0070]第二高电位电压VDD2包括第2-1高电位电压VDD_0和第2-2高电位电压VDD_E。第2-1高电位电压VDD_0和第2-2高电位电压VDD_E以大约180°的相位差，以预定周期(例如k个帧周期)为循环，相反地摆动。例如，当在奇数k个帧周期期间以高电位电平VH输入第2-1高电位电压VDD_0时，可以低电位电平VL输入第2-2高电位电压VDD_E。相反，当在偶数k个帧周期期间以低电位电平VL输入第2-1高电位电压VDD_0时，以高电位电平VH输入第2-2高电位电压VDD_E。
[0071]第一高电位电压VDDl公共地输入到所有级STGl到STG4，…。然而，第2_1高电位电压VDD_0和第2-2高电位电压VDD_E分别输入到共享QB节点QB_0和QB_E的两个级。例如，假定第η级和第n+1级彼此共享QB节点QB_0和QB_E，则向第η级输入第一高电位电压VDDl和第2-1高电位电压VDD_0，向第n+1级输入第一高电位电压VDDl和第2_2高电位电压VDD_E。
[0072]共享QB节点QB_0和QB_E的两个级包括如图12、14和16中被交替驱动，以减小根据QB节点的电位进行开关的TFT的栅极偏置应力的两个BTS补偿单元。
[0073]图12示出了图11中所示级STGl到STG4，…中的共享QB节点的第η级STGn和第n+1级STGn+Ι的组成。此外，图13示出了图12中所示的第η级STGn和第n+1级STGn+1的操作波形。
[0074]参照图12，第η级STGn设置有输出第η栅极输出信号Vg(n)的第一输出节点N01、根据第一 Q节点Ql的电位进行开关的第一上拉TFT Tpul、根据第一 QB节点QB_0的电位进行开关的第1-1下拉TFT Tpdl_0、根据第二 QB节点QB_E的电位进行开关的第1_2下拉TFT Tpdl_E、将第一 Q 节点 Ql 充电和放电的第 1-1，3-1，4-1 和 4-2 开关 TFT TlA, T3A，T4A_O和T4A_E、根据第一 Q节点Ql的电位将第一 QB节点QB_0放电的第2_1开关TFT T2_0、和减小根据第一 QB节点QB_0的电位进行开关的TFT Tpdl_0, T4A_0, Tdp2_0和T4B_0的栅极偏置应力的第一 BTS补偿单元。组成第η级STGn的元件的详细连接组成与前述示例性实施方式相似，因而将其省略。
[0075]此外，第n+1级STGn+Ι设置有输出第n+1栅极输出信号Vg (n+1)的第二输出节点N02、根据第二 Q节点Q2的电位进行开关的第二上拉TFT Tpu2、根据第一 QB节点QB_0的电位进行开关的第2-1下拉TFT Tpd2_0、根据第二 QB节点QB_E的电位进行开关的第2_2下拉TFT Tpd2_E、将第二 Q节点Q2充电和放电的第1-2，3-2，4-3和4-3开关TFT TIB, T3B，T4B_0和T4B_E、根据第二 Q节点Q2的电位将第二 QB节点QB_E放电的第2_2开关TFT T2_Ε、和减小根据第二 QB节点QB_E的电位进行开关的TFT Tpdl_E, T4A_E, Tdp2_E和T4B_E的栅极偏置应力的第二 BTS补偿单元。组成第η+1级STGn+Ι的元件的详细连接组成与前述示例性实施方式相似，因而将其省略。
[0076]同时，第η级STGn可进一步包括第8-1开关TFT Τ8_0。第η+1级STGn+Ι可进一步包括第8-2开关TFT T8_E。当第一 QB节点QB_0被正常驱动时，在图13的周期①期间，第8-1开关TFT T8_0根据第一起始信号Vstl以低电位电平VL将第一 QB节点QB_0放电，以完全截止第4-1和4-3开关TFTT4A_0和T4B_0，并导致第一和第二 Q节点Ql和Q2稳定的充电。当第二 QB节点QB_E被正常驱动时，在图13的周期①期间，第8-2开关TFT T8_E根据第一起始信号Vstl以低电位电平VL将第二 QB节点QB_E放电，以完全截止第4_2和
4-4开关TFT T4A_E和T4B_E，并导致第一和第二 Q节点Ql和Q2稳定的充电。
[0077]第一 QB节点QB_0和第二 QB节点QB_E以预定周期(例如k个帧周期)为循环被交替空闲地驱动。被空闲驱动的QB节点持续保持在低电位电平VL。因此，与第一 QB节点QB_0相关的元件和与第二 QB节点QB_E相关的元件以预定周期为循环被交替空闲地驱动。
[0078]与第一 QB节点QB_0相关的元件的例子包括第1_1下拉TFT Tpdl_0、第4_1开关TFT T4A_0、第2-1下拉TFT Tpd2_0、第4_3开关TFT T4B_0、第一 BTS补偿单元和第8_1开关TFT T8_0。此外，与第二 QB节点QB_E相关的元件的例子包括第1-2下拉TFT Tpdl_E、第4-2开关TFT T4A_E、第2-2下拉TFT Tpd2_E、第4_4开关TFT T4B_E、第二 BTS补偿单元和第8-2开关TFT T8_E。
[0079]通过第η级STGn的第一输出节点NOl输出的第η栅极输出信号Vg (η)与具有第η相位的时钟CLKn同步。通过第η+1级STGn+Ι的第二输出节点N02输出的第η+1栅极输出信号Vg(η+1)与具有第η+1相位的时钟CLKn+Ι同步。控制第η级STGn的置位时序的第一起始信号Vstl的相位领先于第η栅极输出信号Vg(η)的相位。控制第η+1级STGn+Ι的置位时序的第二起始信号Vst2的相位领先于第η+1栅极输出信号Vg(η+1)的相位并落后于第一起始信号Vstl的相位。此外,使第η级STGn和第η+1级STGn+Ι复位的复位信号Rst的相位同时落后于第η+1栅极输出信号Vg(n+1)的相位。
[0080]第一 BTS补偿单元用作根据放电控制信号QBR将第一 QB节点QB_0周期性放电，以减小根据第一 QB节点QB_0的电位进行开关的TFT Tpdl_0, T4A_0, Tpd2_0和T4B_0的栅极偏置应力。其中，可将放电控制信号QBR选择为具有第η+1相位的时钟CLKn+Ι，即图13的例子中的第二时钟CLK2。为此，第一 BTS补偿单元包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将第一 QB节点QB_0放电的第5-1开关TFT T5_0。第5_1开关TFTΤ5_0的栅极电极与放电控制信号QBR的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。每当作为放电控制信号QBR的第二时钟CLK2以高电位电平VH输入时，第5-1开关TFT T5-0导通，以将第一 QB节点QB_0连接到低电位电压VSS的输入端。因此，第一 QB节点QB_0被放电。同时，第一 BTS补偿单元进一步包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将第一输出节点NOl放电的第6-1开关TFT6_0。因此，紧跟在第η级STGn被复位后直到就在下一帧中第η级STGn被置位前为止，第η栅极输出信号Vg(η)稳定地保持为栅极低电压。第6-1开关TFT6_0的栅极电极与放电控制信号QBR的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。可通过第6-1开关TFT T6_0的开关操作有效去除第η栅极输出信号Vg(n)中包含的脉动电流。
[0081]第二 BTS补偿单元和第一 BTS补偿单元以预定周期(例如k个帧周期)为循环被交替空闲地驱动。第二 BTS补偿单元用作根据放电控制信号QBR将第二 QB节点QB_E周期性放电，以减小根据第二 QB节点QB_E的电位进行开关的TFT Tpdl_E,T4A_E,Tpd2_E和T4B_E的栅极偏置应力。为此，第二 BTS补偿单元包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将第二 QB节点QB_E放电的第5-2开关TFT T5_E。第5_2开关TFT T5_E的栅极电极与放电控制信号QBR的输入端连接，漏极电极与第二 QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。每当作为放电控制信号QBR的第二时钟CLK2以高电位电平VH输入时，第5-2开关TFT T5_E导通，以将第二 QB节点QB_E连接到低电位电压VSS的输入端。因此，第二 QB节点QB_E被放电。同时，第二 BTS补偿单元进一步包括响应于放电控制信号QBR进行开关，从而以低电位电平VL将第二输出节点N02放电的第6_2开关TFT6_E。因此，紧跟在第n+1级STGn+Ι被复位后直到就在下一帧中第n+1级STGn+Ι被置位前为止，第n+1栅极输出信号Vg(n+1)稳定地保持为栅极低电压。第6-2开关TFT6_E的栅极电极与放电控制信号QBR的输入端连接，漏极电极与第二 QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。可通过第6-2开关TFT T6_E的开关操作有效去除第n+1栅极输出信号Vg(n+1)中包含的脉动电流。
[0082]图13示出了图12的第η和第n+1级STGn和STGn+Ι。图13作为一个例子示出了在特定k个帧周期期间与第一 QB节点QB_0相关的元件被空闲驱动且只有与第二 QB节点QB_E相关的元件被正常驱动的情形。在图13中，术语“空白时间”是指k个帧周期之间的空白时间。
[0083]图13的操作步骤与前述示例性实施方式相似，因而将省略其详细描述。当在图13的周期④期间，第5-2开关TFT T5_E通过被选择作为放电控制信号QBR的第二时钟CLK2周期性导通时，第二 QB节点QB_E以低电位电平VL被放电。QB节点的周期性放电操作可一直进行到在下一帧中进行置位为止。因为第二 QB节点QB_E在周期④期间周期性放电，所以与QB节点持续保持在高电位电平VH的公知情形相比，显著减小了根据第二 QB节点QB_E进行开关的TFT的栅极偏置应力。
[0084]图14示出了图11中所示级STGl到STG4，…中的共享QB节点的第η级STGn和第n+1级STGn+Ι的另一组成。此外，图15示出了图14中所示的第η级STGn和第n+1级STGn+Ι的操作波形。
[0085]图14的级的组成与图12的区别仅在于第一和第二 BTS补偿单元的组成，其余组成基本相同。
[0086]图14的第一 BTS补偿单元包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将第一 QB节点QB_0放电的第5-1奇数开关TFTT5_1_0、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将第一 QB节点QB_0放电的第5-2奇数开关TFT T5-2_0。第5-1奇数开关TFT T5_l_0的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。第5-2奇数开关TFT T5-2_0的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。
[0087]第一 BTS补偿单元用作根据第一和第二放电控制信号QBRl和QBR2将第一 QB节点QB_0周期性放电，以减小根据第一 QB节点QB_0的电位进行开关的TFT Tpdl_0、T4A_0、Tpd2_0和T4B_0的栅极偏置应力。其中，可将第一放电控制信号QBRl选择为单独的第一辅助时钟(即图15的例子中的ACLK1)，第一辅助时钟与具有第η+1相位的时钟CLKn+1的一部分重叠。可将第二放电控制信号QBR2选择为单独的第二辅助时钟(即图15的例子中的ACLK2)，第二辅助时钟与具有第η+1相位的时钟CLKn+Ι的其余部分重叠。第一和第二辅助时钟ACLKl和ACLK2每一个的导通占空比设定为四相位时钟CLKl到CLK4每一个的导通占空比的1/2。因此，每当以高电位电平VH输入第一和第二辅助时钟ACLKl和ACLK2时，第
5-1奇数开关TFTT5-l_0和第5-2奇数开关TFT Τ5_2_0交替导通，以将第一 QB节点QB_O连接到低电位电压VSS的输入端。因此，第一 QB节点QB_0被放电。第5-1奇数开关TFTT5-l_0和第5-2奇数开关TFT Τ5-2_0以1/2导通占空比交替导通。因此，与图11相比，开关劣化减小了一半。
[0088]同时，图14的第一 BTS补偿单元进一步包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将第一输出节点NOl放电的第6-1奇数开关TFT6-1_0、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将第一输出节点NOl放电的第6-2奇数开关TFT6-2_0。因此，紧跟在第η级STGn被复位后直到就在下一帧中第η级STGn被置位前为止，第η栅极输出信号Vg(n)稳定地保持为栅极低电压。第6_1奇数开关TFT6-1_0的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。第6-2奇数开关TFT6-2_0的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与第一 QB节点QB_0连接，源极电极与低电位电压VSS的输入端连接。可通过第6-1和6-2奇数开关TFT6-1_0和TFT6_2_0的开关操作有效去除第η栅极输出信号Vg(η)中包含的脉动电流。
[0089]图14的第二 BTS补偿单元和第一 BTS补偿单元以预定周期(例如k个帧周期)为循环被交替驱动。第二 BTS补偿单元包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将第二 QB节点QB_E放电的第5-1偶数开关TFT T5_1_E、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将第二 QB节点QB_E放电的第5_2偶数开关TFT T5-2_E。第5-1偶数开关TFT T5_1_E的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与第二 QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。第5-2偶数开关TFT T5-2_E的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与第二 QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。
[0090]第二 BTS补偿单元用作根据第一和第二放电控制信号QBRl和QBR2将第二 QB节点QB_E周期性放电，以减小根据第二 QB节点QB_E的电位进行开关的TFT Tpdl_E、T4A_E、Tpd2_E和T4B_E的栅极偏置应力。因此，每当以高电位电平VH输入第一和第二辅助时钟ACLKl和ACLK2时，第5_1偶数开关TFT T5_1_E和第5_2偶数开关TFT T5_2_E交替导通，以将第二 QB节点QB_E连接到低电位电压VSS的输入端。因此，第二 QB节点QB_E被放电。第5-1偶数开关TFT T5-1_E和第5-2偶数开关TFT T5_2_E以1/2导通占空比交替导通。因此，与图11相比，开关劣化减小了一半。
[0091]同时，图14的第二 BTS补偿单元进一步包括响应于第一放电控制信号QBRl进行开关，从而以低电位电平VL将第二输出节点N02放电的第6-1偶数开关TFT6-1_E、和响应于第二放电控制信号QBR2进行开关，从而以低电位电平VL将第二输出节点N02放电的第
6-2偶数开关TFT6-2_E。因此，紧跟在第η+1级STGn+Ι被复位后直到就在下一帧中第η+1级STGn+1被置位前为止，第n+1栅极输出信号Vg(n+1)稳定地保持为栅极低电压。第6_1偶数开关TFT6-1_E的栅极电极与第一放电控制信号QBRl的输入端连接，漏极电极与第二QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。第6-2偶数开关TFT6_2_E的栅极电极与第二放电控制信号QBR2的输入端连接，漏极电极与第二 QB节点QB_E连接，源极电极与低电位电压VSS的输入端连接。可通过第6-1和6-2偶数开关TFT6-1_E和TFT6-2_E的开关操作有效去除第n+1栅极输出信号Vg(n+1)中包含的脉动电流。
[0092]图15中所示的级的操作波形大致与图13的相同，只是第二 QB节点QB_E是根据与第一到第四时钟CLKl到CLK4相比具有一半占空比的第一和第二辅助时钟ACLKl和ACLK2在周期④期间周期性放电。
[0093]图16示出了图11中所示级STGl到STG4，…中的共享QB节点的第η级STGn和第n+1级STGn+Ι的另一组成。此外，图17示出了图16中所示的第η级STGn和第n+1级STGn+Ι的操作波形。
[0094]图16的级的组成与图12的区别仅在于第一和第二 BTS补偿单元的组成，其余组成基本相同。
[0095]第一 BTS补偿单元和第二 BTS补偿单元以预定周期(例如k个帧周期)为循环被交替驱动。以预定周期为循环交替输入第一交流高电位电压AVDD_0和第二交流高电位电压AVDD_E作为交流电压。当第一交流高电位电压AVDD_0和第二交流高电位电压AVDD_E中的任意一个作为在高电位电平VH和低电位电平VL处摆动的交流电压输入时,另一个作为低电位电平VL的直流电压输入。
[0096]当第一交流高电位电压AVDD_0作为交流电压输入时，第一 BTS补偿单元的操作被激活。然而，当第一交流高电位电压AVDD_0作为直流电压输入时，所述操作失效。同样地，当第二交流高电位电压AVDD_E作为交流电压输入时，第二 BTS补偿单元的操作被激活。然而，当第二交流高电位电压AVDD_E作为直流电压输入时，所述操作失效。
[0097]图16的第一 BTS补偿单元包括向第一 QB节点QB_0提供第一交流高电位电压AVDD_0的第5-1开关TFT T5_0。第5_1开关TFT Τ5_0为二极管连接，以与第一交流高电位电压AVDD_0的输入端和第一 QB节点QB_0连接。为了进行二极管连接，第5_1开关TFTT5_0的栅极电极和漏极电极与第一交流高电位电压AVDD_0的输入端连接。第5-1开关TFTT5_0的源极电极与第一 QB节点QB_0连接。
[0098]在第一 BTS补偿单元的激活期间，紧跟在第η级STGn被复位后直到就在下一帧中第η级STGn被置位前为止，图16的第2_1开关TFT Τ2_0保持在截止状态。因此，第一QB节点QB_0的电位取决于交流型的第一交流高电位电压AVDD_0。当第一交流高电位电压AVDD_0以高电位电平VH输入时，第一 QB节点QB_0的电位被充电，当第一交流高电位电压AVDD_0以低电位电平VL输入时，第一 QB节点QB_0的电位被放电。图16的第一 BTS补偿单元用作通过向第一 QB节点QB_0施加交流型的第一交流高电位电压AVDD_0，将第一 QB节点QB_0周期性放电，以减小根据第一 QB节点QB_0的电位进行开关的TFT Tpdl_0、T4A_0、Tpd2_0和T4B_0的栅极偏置应力。
[0099]图16的第二 BTS补偿单元包括向第二 QB节点QB_E提供第二交流高电位电压AVDD_E的第5-2开关TFT T5_E。第5_2开关TFT T5_E为二极管连接，以与第二交流高电位电压AVDD_E的输入端和第二 QB节点QB_E连接。为了进行二极管连接，第5_2开关TFTT5_E的栅极电极和漏极电极与第二交流高电位电压AVDD_E的输入端连接。第5_2开关TFTT5_E的源极电极与第二 QB节点QB_E连接。
[0100]在第二 BTS补偿单元的激活期间，紧跟在第η+1级STGn+Ι被复位后直到就在下一帧中第η+1级STGn+Ι被置位前为止，图16的第2_2开关TFT T2_E保持在截止状态。因此，第二 QB节点QB_E的电位取决于交流型的第二交流高电位电压AVDD_E。当第二交流高电位电压AVDD_E以高电位电平VH输入时，第二 QB节点QB_E的电位被充电，当第二交流高电位电压AVDD_E以低电位电平VL输入时，第二 QB节点QB_E的电位被放电。图16的第二BTS补偿单元用作通过向第二 QB节点QB_E施加交流型的第二交流高电位电压AVDD_E，将第二 QB节点QB_E周期性放电，以减小根据第二 QB节点QB_E的电位进行开关的TFT Tpdl_E、T4A_E、Tpd2_E和T4B_E的栅极偏置应力。
[0101]图17示出了以交流型输入第二交流高电位电压AVDD_E来激活第二 BTS补偿单元的操作例子。图17的η的操作波形大致与图13的相同，只是第二 QB节点QB_E是根据交流型的第二交流高电位电压AVDD_E在周期③期间周期性放电。
[0102]图18和图19是示出一部分示例性实施方式的模拟结果的波形图。
[0103]图18是图5和图7的级的电路构造的模拟结果。图19是图9的级的电路构造的模拟结果。
[0104]从图18和图19很显然可以看出，与公知技术不同，紧跟在相应级被复位后直到就在下一帧中相应级被置位前为止，QB节点的电位不是仅保持在充电状态，而是周期性放电。由此，本发明可降低TFT的阈值电压劣化(即阈值电压漂移量)，从而提高电路的可靠性。
[0105]图20示意性示出了根据本发明示例性实施方式的示出装置。
[0106]参照图20，本发明的显示装置设置有显示面板100、数据驱动电路、扫描驱动电路和时序控制器110。
[0107]显示面板100包括彼此交叉的数据线和扫描线以及以矩阵形式布置的像素。显示面板100可由液晶显示器(IXD)、有机发光二极管显示器(OLED)和电泳显示器(Ero)中的任意一种显示面板实现。
[0108]数据驱动电路包括多个源极驱动IC120。源极驱动IC120从时序控制器110接收数字视频数据RGB。源极驱动IC120响应于来自时序控制器110的源极时序控制信号，将数字视频数据RGB转换为伽马补偿电压，由此产生数据电压。与扫描脉冲同步，数据电压被提供给显示面板100的数据线。源极驱动IC可通过COG (玻上芯片)工艺或TAB (带式自动焊接)工艺与显示面板100的数据线连接。
[0109]扫描驱动电路设置有连接在时序控制器110与显示面板100之间的电平移位器150和栅极移位寄存器130。
[0110]电平移位器器150将从时序控制器110输入的i相位(例如四相位)栅极移位时钟CLKl到CLK4的TTL (晶体管-晶体管逻辑)电平电压进行电平移位，使其成为能够开关形成在显示面板上的TFT的栅极高电压和栅极低电压。
[0111]如上所述，栅极移位寄存器是由用于移位起始信号，以匹配栅极移位时钟CLKl到CLK4而依次产生栅极输出信号的级组成，。图4-19中示出了栅极移位寄存器130的详细组成和操作。
[0112]扫描驱动电路可以以GIP (面板内栅极)模式直接形成在显示面板100的下基板上。在GIP模式中，电平移位器150可安装在PCB140上，栅极移位寄存器130可形成在显示面板100的下基板上。栅极移位寄存器130形成在显示面板100的不显示图像的区域(即边框区域BZ)中。
[0113]时序控制器110通过诸如LVDS (低压差分信令)接口和TMDS (传输最小化差分信令)接口这样的接口从外部主计算机接收数字视频数据RGB。时序控制器110将从主计算机输入的数字视频数据RGB传输到源极驱动IC120。
[0114]时序控制器110通过LVDS或TMDS接口接收电路从主计算机接收时序信号，如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和主时钟MCLK。时序控制器110根据来自主计算机的时序信号产生用于控制数据驱动电路和扫描驱动电路的操作时序的时序控制信号。时序控制信号包括用于控制扫描驱动电路的操作时序的扫描时序控制信号，和用于控制源极驱动IC120的操作时序和数据电压的极性的数据时序控制信号。
[0115]扫描时序控制信号包括栅极起始脉冲、栅极移位时钟CLKl到CLK4和图中未示出的栅极输出使能信号G0E。栅极起始脉冲输入到栅极移位寄存器130，以控制移位起始时序。栅极移位时钟CLKl到CLK4在通过电平移位器150进行电平移位之后输入到栅极移位寄存器130。栅极移位时钟CLKl到CLK4用作移动起始信号的时钟信号。栅极输出使能信号GOE控制栅极移位寄存器130的输出时序。
[0116]数据时序控制信号包括源极起始脉冲SSP、源极采样时钟SSC、极性控制信号POL和源极输出使能信号S0E。源极起始脉冲SSP控制源极驱动IC120的移位起始时序。源极采样时钟SSC是根据上升或下降缘控制源极驱动IC120中数据的采样时序的时钟信号。极性控制信号POL控制从源极驱动IC输出的数据电压的极性。当时序控制器110与源极驱动IC120之间的数据传输接口为微型LVDS接口时，可省略源极起始脉冲SSP和源极采样时钟 SSC。
[0117]如上所述，在根据本发明的栅极移位寄存器及使用它的显示装置中，与公知技术不同，紧跟在相应级被复位后直到就在下一帧中相应级被置位前为止，QB节点的电位不是仅保持在充电状态，而是周期性放电，以减小根据QB节点的电位进行开关的TFT的栅极偏置应力。因此，可增加扫描驱动电路的寿命。
[0118]尽管参照多个示例性的实施方式描述了本发明，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本发明的原理的范围内。更具体地说，在说明书、附图和所附权利要求的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，可选择的使用对于本领域技术人员来说也将是显而易见的。
【权利要求】
1.一种栅极移位寄存器，包括: 多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号， 其中彼此从属地连接的所述级的第η级包括: 输出所述栅极输出信号中的第η栅极输出信号的第一输出节点； 第一上拉薄膜晶体管，根据第一 Q节点的电位，在所述时钟之中具有第η相位的时钟的输入端与第一输出节点之间开关电流； 第1-1下拉薄膜晶体管，根据与第一 Q节点不同地充电和放电的第一 QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流； 第1-1开关薄膜晶体管，通过根据具有领先于第η栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到第一 Q节点，以高电位电平将第一 Q节点充电； 第2-1开关薄膜晶体管，根据第一 Q节点的电位以低电位电平将第一 QB节点放电； 第3-1开关薄膜晶体管，根据具有落后于第η栅极输出信号的相位的相位的复位信号以低电位电平将第一 Q节点放电； 第4-1开关薄膜晶体管，根据第一 QB节点的电位以低电位电平将第一 Q节点放电；和第一偏置应力补偿单元，紧跟在第η级被复位后直到就在下一帧中第η级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一 QB节点周期性放电。
2.根据权利要求1所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括根据放电控制信号进行开关，从而以低电位电平将第一 QB节点放电的第五开关薄膜晶体管，所述放电控制信号被选择为时钟之中具有第n+1相位的时钟。
3.根据权利要求2所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第六开关薄膜晶体管。
4.根据权利要求1所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括根据第一放电控制信号进行开关，从而将第一 QB节点连接到低电位电压的输入端的第5-1开关薄膜晶体管；和 根据第二放电控制信号进行开关，从而将第一 QB节点连接到低电位电压的输入端的第5-2开关薄膜晶体管， 所述第一放电控制信号被选择为单独的第一辅助时钟，所述第一辅助时钟与时钟之中具有第n+1相位的时钟的一部分重叠，所述第二放电控制信号被选择为单独的第二辅助时钟，所述第二辅助时钟与具有第n+1相位的时钟的其余部分重叠，所述第一辅助时钟和第二辅助时钟每一个的导通占空比设定为每个时钟的导通占空比的1/2。
5.根据权利要求4所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据第一放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-1开关薄膜晶体管；和 根据第二放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-2开关薄膜晶体管。
6.根据权利要求1所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括向第一 QB节点提供高电位电平和低电位电平交替的交流高电位电压的第五开关薄膜晶体管，所述第五开关薄膜晶体管的栅极电极和漏极电极与交流高电位电压的输入端连接，所述第五开关薄膜晶体管的源极电极与第一 QB节点连接。
7.根据权利要求1所述的栅极移位寄存器，其中所述第η级进一步包括: 第1-2下拉薄膜晶体管，根据与第一 QB节点交替驱动的第二 QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；和 第4-2开关薄膜晶体管，根据第二 QB节点的电位以低电位电平将第一 Q节点放电， 所述级中的第η+1级包括: 输出所述栅极输出信号中的第η+1栅极输出信号的第二输出节点； 第二上拉薄膜晶体管，根据第二 Q节点的电位在所述时钟之中具有第η+1相位的时钟的输入端与第二输出节点之间开关电流； 第2-1下拉薄膜晶体管，根据第一 QB节点的电位在低电位电压的输入端与第二输出节点之间开关电流； 第2-2下拉薄膜晶体管，根据第二 QB节点的电位在低电位电压的输入端与第二输出节点之间开关电流； 第1-2开关薄膜晶体管，通过根据具有领先于第η+1栅极输出信号的相位并落后于第一起始信号的相位的相位的第二起始信号，将第一高电位电压的输入端连接到第二 Q节点，从而以高电位电平将第二节点充电； 第2-2开关薄膜晶体管，根据第二 Q节点的电位以低电位电平将第二 QB节点放电； 第3-2开关薄膜晶体管，根据具有落后于第η+1栅极输出信号的相位的相位的复位信号，以低电位电平将第二 Q节点放电； 第4-3开关薄膜晶体管，根据第一 QB节点的电位以低电位电平将第二 Q节点放电； 第4-4开关薄膜晶体管，根据第二 QB节点的电位以低电位电平将第二 Q节点放电；和第二偏置应力补偿单元，紧跟在第η+1级被复位后直到就在下一帧中第η+1级被置位前为止，所述第二偏置应力补偿单元以低电位电平将第二 QB节点周期性放电， 所述第η级和第η+1级彼此共享第一 QB节点且也彼此共享第二 QB节点， 所述第一 QB节点和第二 QB节点以预定周期为循环被交替空闲地驱动，被空闲地驱动的QB节点持续保持在低电位电平。
8.根据权利要求7所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括根据放电控制信号进行开关，从而将第一 QB节点连接到低电位电压的输入端的第5-1开关薄膜晶体管， 所述第二偏置应力补偿单元包括根据放电控制信号进行开关，从而将第二 QB节点连接到低电位电压的输入端的第5-2开关薄膜晶体管， 所述放电控制信号被选择为所述时钟之中具有第η+1相位的时钟， 所述第一偏置应力补偿单元和第二偏置应力补偿单元以预定周期为循环被交替驱动。
9.根据权利要求7所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-1开关薄膜晶体管， 所述第二偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第二输出节点连接到低电位电压的输入端的第6-2开关薄膜晶体管。
10.根据权利要求7所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括根据第一放电控制信号进行开关，从而将第一QB节点连接到低电位电压的输入端的第5-1奇数开关薄膜晶体管、和根据第二放电控制信号进行开关，从而将第一 QB节点连接到低电位电压的输入端的第5-2奇数开关薄膜晶体管， 所述第二偏置应力补偿单元包括根据第一放电控制信号进行开关，从而将第二 QB节点连接到低电位电压的输入端的第5-1偶数开关薄膜晶体管、和根据第二放电控制信号进行开关，从而将第二 QB节点连接到低电位电压的输入端的第5-2偶数开关薄膜晶体管，所述第一放电控制信号被选择为单独的第一辅助时钟，所述第一辅助时钟与所述时钟之中具有第n+1相位的时钟的一部分重叠，所述第二放电控制信号被选择为单独的第二辅助时钟，所述第二辅助时钟与具有第n+1相位的时钟的其余部分重叠，所述第一辅助时钟和第二辅助时钟每一个的导通占空比设定为每个时钟的导通占空比的1/2。
11.根据权利要求10所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据第一放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-1奇数开关薄膜晶体管、和根据第二放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-2奇数开关薄膜晶体管， 所述第二偏置应力补偿单元进一步包括根据第一放电控制信号进行开关，从而将第二输出节点连接到低电位电压的输入端的第6-1偶数开关薄膜晶体管、和根据第二放电控制信号进行开关，从而将第二输出节点连接到低电位电压的输入端的第6-2偶数开关薄膜晶体管。
12.根据权利要求7所述的栅极移位寄存器，其中所述第一偏置应力补偿单元包括向第一 QB节点提供高电位电平和低电位电平交替的第一交流高电位电压的第5-1开关薄膜晶体管， 所述第二偏置应力补偿单元包括向第二 QB节点提供高电位电平和低电位电平交替的第二交流高电位电压的第5-2开关薄膜晶体管， 所述第5-1开关薄膜晶体管的栅极电极和漏极电极与第一交流高电位电压的输入端连接，所述第5-1开关薄膜晶体管的源极电极与第一 QB节点连接， 所述第5-2开关薄膜晶体管的栅极电极和漏极电极与第二交流高电位电压的输入端连接，所述第5-2开关薄膜晶体管的源极电极与第一 QB节点连接， 以预定周期为循环，输入第一交流高电位电压和第二交流高电位电压作为交流电压，当第一交流高电位电压和第二交流高电位电压中的任意一个作为高电位电平和低电位电平交替的交流电压输入时，另一个作为低电位电平的直流电压输入。
13.一种显示装置，包括: 显示面板；和 多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号， 其中彼此从属地连接的所述级的第η级包括: 输出所述栅极输出信号中的第η栅极输出信号的第一输出节点； 第一上拉薄膜晶体管，根据第一 Q节点的电位在所述时钟之中具有第η相位的时钟的输入端与第一输出节点之间开关电流； 第1-1下拉薄膜晶体管，根据与第一 Q节点不同地充电和放电的第一 QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流； 第1-1开关薄膜晶体管，通过根据具有领先于第η栅极输出信号的相位的相位的第一起始信号，将第一高电位电压的输入端连接到第一 Q节点，以高电位电平将第一 Q节点充电； 第2-1开关薄膜晶体管，根据第一 Q节点的电位以低电位电平将第一 QB节点放电； 第3-1开关薄膜晶体管，根据具有落后于第η栅极输出信号的相位的相位的复位信号以低电位电平将第一 Q节点放电； 第4-1开关薄膜晶体管，根据第一 QB节点的电位以低电位电平将第一 Q节点放电；和第一偏置应力补偿单元，紧跟在第η级被复位后直到就在下一帧中第η级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一 QB节点周期性放电。
【文档编号】G11C19/28GK104134416SQ201310718167
【公开日】2014年11月5日 申请日期:2013年12月23日 优先权日:2013年4月30日
【发明者】赵成炫, 孔忠植, 张成旭 申请人:乐金显示有限公司