1.一种多功能存储器芯片测试系统，其特征在于，包括硬件子系统，所述的硬件子系统包括微处理器、fpga芯片和abus总线接口；微处理器和fpga芯片连接；fpga芯片和abus总线接口连接；
所述的fpga芯片，是用于通过逻辑编程实现abus总线功能的接口芯片；
所述的fpga芯片，用于通过逻辑编程实现abus总线挂载不同型号存储器芯片的功能；
所述的fpga芯片，用于通过逻辑编程实现abus总线接口自动识别各种接入的被测存储器芯片的功能；
通过对fpga芯片逻辑编程调整微处理器的外部总线时序实现基于微处理器的外部总线访问各种存储器芯片读写时序的操作。
2.根据权利要求1所述的一种多功能存储器芯片测试系统，其特征在于，fpga芯片包括时序转换逻辑模块，时序转换逻辑模块，用于调整微处理器的外部总线时序；
所述的abus总线接口包括类别输入信号端口，所述的abus总线接口通过类别输入信号端口自动识别各种接入的被测试存储器芯片。
3.根据权利要求2所述的一种多功能存储器芯片测试系统，其特征在于，所述的时序转换逻辑模块包括片选寄存器和与片选寄存器连接的逻辑门电路；
微处理器通过片选寄存器和逻辑门电路分别与abus总线接口不同信号端口连接。
4.根据权利要求3所述的一种多功能存储器芯片测试系统，其特征在于，所述的abus总线接口的信号端口还包括片选信号输出端口、控制信号输出端口、数据线端口；
微处理器通过寄存器和与寄存器连接的逻辑门电路连接到abus总线接口的片选信号输出端口；片选信号输出端口与存储器芯片的片选接口连接；
数据线端口与存储器芯片的数据接口连接；
控制信号输出端口与存储器芯片的控制接口连接。
5.根据权利要求4所述的一种多功能存储器芯片测试系统，其特征在于，微处理器的数据线通过数据线端口与存储器芯片的数据接口连接；所述的寄存器为片选寄存器；
微处理器的控制线通过控制信号输出端口与存储器芯片的控制接口连接；
微处理器的控制线与片选寄存器的输入端连接，所述的控制线包括片选控制线、读控制线和写控制线；
片选寄存器设置有16个片选端，每个片选端连接一个或门的第一输入端，每个或门的第二输入端均连接到微控制器的片选控制线；
16个或门的输出端均连接到片选信号输出端口；
微处理器的数据线连接到片选寄存器的数据端；
微处理器的地址线连接到片选寄存器的地址端；
所述的存储器芯片包括sram、mram、norflash。
6.根据权利要求5所述的一种多功能存储器芯片测试系统，其特征在于，片选寄存器的地址为基地址+0x0ffffffc,基地址设在微处理器外部总线的最高地址位。
7.根据权利要求4所述的一种多功能存储器芯片测试系统，其特征在于，所述的寄存器为片选和状态寄存器；所述的abus总线接口的信号端口还包括状态输入信号端口；
微处理器的数据线通过数据线端口与存储器芯片的数据接口连接；
微处理器的控制线通过控制信号输出端口与存储器芯片的控制接口连接；
微处理器的控制线与片选和状态寄存器的输入端连接，所述的控制线包括片选控制线、读控制线和写控制线；
片选和状态寄存器设置有16个片选端，将16个片选端两个一组分成8组；每组片选端分别连接一个逻辑门模块的第一输入端和第三输入端，逻辑门模块的第二输入端均连接到微控制器的片选控制线；
8个逻辑门模块的输出端均连接到片选信号输出端口；片选信号输出端口连接到存储器芯片的片选接口；
微处理器的数据线连接到片选和状态寄存器的数据端；
微处理器的地址线连接到片选和状态寄存器的地址端；
所述的存储器芯片包括8位nandflash、16位nandflash；
片选和状态寄存器的状态端连接到状态输入信号端口，状态输入信号端口与存储器芯片的状态接口连接。
8.根据权利要求7所述的一种多功能存储器芯片测试系统，其特征在于，每个逻辑门模块包括一个或门和一个与门，或门的第一输入端为逻辑门模块的第一输入端；或门的第二输入端为逻辑门模块的第二输入端，或门的输出端连接与门的第二输入端，与门的第一输入端为逻辑门模块的第三输入端，与门的输出端为逻辑门模块的输出端，与门的输出端连接片选信号输出端口。
9.根据权利要求5或8所述的一种多功能存储器芯片测试系统，其特征在于，所述的硬件子系统还包括电源模块和rs232通信接口；
所述的电源模块分别与微处理器、fpga芯片和abus总线接口连接；
所述的rs232通信接口，用于实现测试系统与上位机的数据交换。
10.根据权利要求9所述的一种多功能存储器芯片测试系统，其特征在于，该系统包括至少一个硬件子系统。