翻转恢复驱动电路的上拉PMOS管和下拉NMOS管。所述第二 PMOS管P2和第二 NMOS管N2分别为第二电位翻转恢复驱动电路的上拉PMOS管和下拉NMOS管。所述第一 PMOS管Pl和第二 PMOS管P2的源极均连接到电源正极。所述第一 NMOS管NI和第二 NMOS管N2的源极均接地。所述的第一 PMOS管Pl的漏极和第一 NMOS管NI的漏极和相连形成第一节点P。第二 PMOS管P2的漏极和第二 NMOS管N2的漏极相连形成第二节点Pb。第一 PMOS管Pl的栅极和第一 NMOS管NI的栅极相连形成第三节点N。第二 PMOS管P2的栅极和第二 NMOS管N2的栅极相连形成第四节点Nb。
[0019]所述RC滤波电路包括第一电阻R1、第二电阻R2和电容Cl。所述第一电阻Rl和第二电阻R2均为高阻多晶硅电阻。所述电容Cl为MM电容。
[0020]所述第一电阻Rl —端连接在第一节点P处，另一端连接在第四节点Nb处。所述第二电阻R2 —端连接在第二节点Pb处，另一端连接在第三节点N处，所述电容Cl 一端连接在第三节点N处，另一端连接在第四节点Nb处。
[0021]所述第一输入输出端口 I通过第三NMOS管N3与第一节点P连接，所述第二输入输出端口 5通过第四NMOS管N4与第二节点Pb连接。所述第三NMOS管N3和第四NMOS管N4的栅极与开关信号相连，第三NMOS管N3的源极与第一输入输出端口 Al相连，第三NMOS管N3的漏极连接到第一节点P处，第四NMOS管N4的源极与第二输入输出端口 5相连，第四NMOS管N4的漏极连接到第二节点Pb处。
[0022]如图3所示，本发明所述的抗单粒子效应的SRAM存储单元版图结构。其中位于上方的为两只PMOS管:Pl和P2。位于下方的为四只NMOS管:N1、N2、N3、N4。第十六区域16对应图2中第一 PMOS管Pl的漏极，第十八区域18对应图2中第二 PMOS管P2的漏极，第十七区域17对应图2中第一 PMOS管Pl和第二 PMOS管P2共用的源极，第十区域10对应图2中第一 PMOS管Pl和第一 NMOS管NI共用的栅极，第^^一区域11对应图2中第二 PMOS管P2和第二 NMOS管N2共用的栅极。第十七区域17通过第一区域I接触孔I和第十五区域15的金属与电源相连。
[0023]第十九区域19对应图2中第三NMOS管N3的源极，第八区域8对应图2中第三NMOS管N3的栅极，第21区域21对应图2中第三NMOS管N3的漏极。第十九区域19通过接触孔I连接金属12，作为SRAM存储器的第一输入输出输入端口。
[0024]第二十区域20对应图2中第四NMOS管N4的源极，第九区域9对应图2中第四NMOS管N4的栅极，第二十三区域23对应图2中第四NMOS管N4的漏极。第二十区域20通过接触孔I连接金属13，作为SRAM存储器的第二输入输出端口。
[0025]第二^^一区域21对应图2中第一 NMOS管NI的漏极，第二十三区域23对应图2中第二 NMOS管N2的漏极，第二十二区域22对应图2中第一 NMOS管NI和第二 NMOS管N2共用的源极，第十区域10对应图2中第一 PMOS管Pl和第一 NMOS管NI共用的栅极，第i^一区域11对应图2中第二 PMOS管P2和第二 NMOS管N2共用的栅极。第二十二区域22通过接触孔I和第十四区域14的金属与地相连。
[0026]第二区域2对应图2中的第二电阻R2，第一 PMOS管P1、第一 NMOS管NI和第三NMOS管N3的漏极都通过接触孔I和由高阻多晶硅形成的第一电阻R2与区域11相连。同样，第三区域3对应图2中的第一电阻Rl，第二 PMOS管P2、第二 NMOS管N2和第四NMOS管N4漏极都通过接触孔I和由高阻多晶硅形成的第一电阻Rl与第十区域10相连。在第二区域2中，通过第三区域3、第四区域4的通孔与金属层6相连，形成图2中MM电容Cl的下极板。在第十四区域14中，通过第三区域3、第四区域4、第五区域5的通孔与金属层7相连，形成图2中MM电容Cl的上极板。第六区域6和第七区域7形成了 MM电容Cl的上下极板，并覆盖SRAM存储单元的大部分面积，以得到最大的MIM电容值。
[0027]该结构在不扩大存储单元有源区面积和增加原有存储单元功耗的同时，充分利用了高阻多晶连续，以及上层金属形成的MM电容，提高单元的抗单粒子效应的能力。
[0028]本发明基于MM电容的深亚微米单粒子加固SRAM单元结构，利用RC滤波原理，不占用有源区面积基础上，在普通SRAM单元内加入电阻、电容，从而提高单元的抗单粒子效应的能力。
[0029]以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
【主权项】
1.一种抗单粒子效应的SRAM存储单元，包括第一输入输出端口、第一电位翻转恢复驱动电路、第二电位翻转恢复驱动电路和第二输入输出端口 ；其特征是:所述SRAM存储单元还包括RC滤波电路，所述第一输入输出端口、第一电位翻转恢复驱动电路、RC滤波电路、第二电位翻转恢复驱动电路和第二输入输出端口依次串联，所述第一输入输出端口通过第三NMOS管与第一电位翻转恢复驱动电路连接，所述第二输入输出端口通过第四NMOS管与第二电位翻转恢复驱动电路连接；所述第一、第二电位翻转恢复驱动电路均由一个上拉PMOS管与下拉NMOS管构成；所述RC滤波电路包括第一电阻、第二电阻和电容，所述第一电阻一端连接在第一输入输出端口与第一电位翻转恢复驱动电路连接的节点处，另一端与第二电位翻转恢复驱动电路中的上拉PMOS管和下拉NMOS管的栅极相连，所述第二电阻一端连接在第二输入输出端口与第二电位翻转恢复驱动电路连接的节点处，另一端与第一电位翻转恢复驱动电路中的上拉PMOS管和下拉NMOS管的栅极相连，所述电容一端与第一电位翻转恢复驱动电路中的上拉PMOS管和下拉NMOS管的栅极相连，另一端与第二电位翻转恢复驱动电路中的上拉PMOS管和下拉NMOS管的栅极相连。2.根据权利要求1所述的抗单粒子效应的SRAM存储单元，其特征是:所述第一电阻和第二电阻均为高阻多晶硅电阻。3.根据权利要求1所述的抗单粒子效应的SRAM存储单元，其特征是:所述电容为MIM电容。4.根据权利要求1所述的抗单粒子效应的SRAM存储单元，其特征是:所述第一、第二电位翻转恢复驱动电路的上拉PMOS管的源极均连接到电源正极，所述第一、第二电位翻转恢复驱动电路的下拉NMOS管的源极均接地，所述第一、第二电位翻转恢复驱动电路的上拉PMOS管的漏极和下拉NMOS管漏极相连分别形成第一节点和第二节点，所述第一、第二电位翻转恢复驱动电路的上拉PMOS管的栅极与下拉NMOS管的栅极相连分别形成第三节点和第四节点。5.根据权利要求4所述的抗单粒子效应的SRAM存储单元，其特征是:所述第三NMOS管和第四NMOS管的栅极与开关信号相连，第三NMOS管的源极与第一输入输出端口相连，第三NMOS管的漏极连接到第一节点处，第四NMOS管的源极与第二输入输出端口相连，第四NMOS管的漏极连接到第二节点处。
【专利摘要】本发明涉及一种抗单粒子效应的SRAM存储单元。所述SRAM存储单元包括RC滤波电路，所述第一输入输出端口、第一电位翻转恢复驱动电路、RC滤波电路、第二电位翻转恢复驱动电路和第二输入输出端口依次串联；所述RC滤波电路包括第一电阻、第二电阻和电容，本发明在原有普通SRAM存储单元的基础上，将原有金属连线改为高阻多晶硅电阻连线，而且利用深亚微米的MIM电容工艺增加了一个由上层金属层形成的MIM电容，电阻和电容在存储单元内部组成一个RC滤波电路，在不增加存储单元面积和功耗的基础上，有效提高了SRAM存储单元的抗单粒子效应的能力。
【IPC分类】G11C11/413
【公开号】CN104978995
【申请号】CN201510316145
【发明人】周昕杰, 于宗光, 罗静, 王栋, 徐睿, 汤赛楠
【申请人】中国电子科技集团公司第五十八研究所
【公开日】2015年10月14日
【申请日】2015年6月10日