组合将是在本发明的精神及权利要求的范畴之内。
【主权项】
1.一种设备，其特征在于，包含: 一集成电路，包含: 执行数个存储器操作的电路，来自一第一电力引线及一第二电力引线的唯—个的电力足以使该电路操作； 一个包裹该集成电路的封装；及 该封装上的多条引线，将电力及数据从该封装的一外部电性耦接至被该封装所包裹的该集成电路，包含: 该第一电力引线； 该第二电力引线；及 一接地引线；以及 一隔离电路，于一第一时间将该电路电性耦接至该第一电力引线而非该第二电力引线，而于一第二时间将该电路电性耦接至该第二电力引线而非该第一电力引线。2.根据权利要求1所述的设备，其中: 该隔离电路通过将该第一电力引线电性耦接至该电路，并通过使该第二电力引线与该电路电性解耦接，以响应于该第一电力引线上的通电，且 该隔离电路通过将该第二电力引线电性耦接至该电路，并通过使第一电力引线与该电路电性解耦接，以响应于该第二电力引线上的通电。3.根据权利要求2所述的设备，其中该隔离电路包含:一第一P型晶体管，串联耦接在该第一电力引线与该电路之间，该第一 P型晶体管具有一个电性耦接至该第二电力引线的栅极；以及一第二 P型晶体管，串联耦接在该第二电力引线与该电路之间，该第二 P型晶体管具有一个电性耦接至该第一电力引线的栅极。4.根据权利要求2所述的设备，其中，该隔离电路包含:一第一N型晶体管，耦接在该第一电力引线与一接地电压之间，该第一 N型晶体管具有一个电性耦接至该第二电力引线的栅极；以及一第二 N型晶体管，耦接在该第二电力引线与该接地电压之间，该第二 N型晶体管具有一个电性耦接至该第一电力引线的栅极。5.根据权利要求1所述的设备，其中: 该封装上的该多条引线将数据从被该封装所包裹的该电路输出至该封装的外部，该些引线包含: 一第一输出引线，在从该第一电力引线汲取电力的同时被该电路所使用；以及 一第二输出引线，在从该第二电力引线汲取电力的同时被该电路所使用。6.根据权利要求1所述的设备，其中: 该封装上的该多条引线将数据从该封装的该外部输入至被封装所包裹的集成电路，该些引线包含: 一第一输入引线，在从该第一电力引线汲取电力的同时被该电路所使用；以及 一第二输入引线，在从该第二电力引线汲取电力的同时被该电路所使用。7.根据权利要求1所述的设备，其中: 该封装上的该多条引线电性地传送在该封装的该外部与被该封装所包裹的该集成电路之间的输入数据及输出数据，该些引线包含: 一第一输入引线，在从该第一电力引线汲取电力的同时被该电路所使用； 一第二输入引线，在从第二电力引线汲取电力的同时被该电路所使用；及一输出引线，被下述的至少一个所使用:(i)同时从该第一电力引线汲取电力的该电路以及(ii)同时从该第二电力引线汲取电力的该电路。8.根据权利要求1所述的设备，其中: 该封装上的该多条引线将一频率信号从该封装的该外部电性耦接至被该封装所包裹的该集成电路，该些引线包含: 一第一频率引线，在从该第一电力引线汲取电力的同时被该电路所使用；以及 一第二频率引线，在从该第二电力引线汲取电力的同时被电路所使用。9.根据权利要求1所述的设备，其中，一第二组电路的一系统内编程存储器响应于汲取电力的该第一电力引线，以改变系统内编程。10.根据权利要求1所述的设备，其中，接合点测试动作群组(JTAG)电路从该集成电路中缺席。11.一种方法，其特征在于，包含: 在制造期间，造成(i)与(ii)彼此电性接触:(i) 一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，该印刷电路板具有多个电路板线路，将安装于该印刷电路板上的不同的封装集成电路的引线电性耦接在一起； 在制造期间，通过从该集成电路编程工具的该多条引线，提供电力及数据给该组的一个或多个封装集成电路，利用该集成电路编程工具编程该组的一个或多个封装集成电路，其中该电力被提供给该组的一个或多个封装集成电路的一组一个或多个电力引线，且该组的一个或多个电力引线的该些引线，没有电性耦接至将安装于该印刷电路板上的该不同封装集成电路的引线电性耦接在一起的该多个电路板线路的任何电路板线路。12.根据权利要求11所述的方法，其特征在于，还包含: 电性耦接该一个或多个封装集成电路的至少一第一封装集成电路的一内部电力节点，至该一个或多个封装集成电路的该至少该第一封装集成电路的一第一电力引线及一第二电力引线的唯一一个，该内部电力节点提供电力给该一个或多个封装集成电路的该至少该第一集成电路。13.根据权利要求12所述的方法，其特征在于，还包含: 经由一第一 P型晶体管及一第二 P型晶体管的唯一一个，电性耦接该内部电力节点至该第一电力引线及该第二电力引线的其中一个， 经由该第一 P型晶体管及该第二 P型晶体管的另一个，使该内部电力节点与该第一电力引线及该第二电力引线的另一个电性解耦接， 其中，该第一P型晶体管串联耦接在该第一电力引线与该内部电力节点之间，该第一 P型晶体管具有一个电性耦接至该第二电力引线的栅极，且 其中，该第二P型晶体管串联耦接在该第二电力引线与该内部电力节点之间，该第二 P型晶体管具有一个电性耦接至该第一电力引线的栅极。14.根据权利要求12所述的方法，其特征在于，还包含: 经由一第一 N型晶体管及一第二 N型晶体管的唯一一个，将一接地基准电性耦接至该第一电力引线及该第二电力引线的其中一个， 经由该第一 N型晶体管及该第二 p型晶体管的另一个，使该接地基准与该第一电力引线及该第二电力引线的另一个电性解耦接， 其中，该第一 N型晶体管耦接在该第一电力引线与该接地电压之间，该第一 N型晶体管具有一个电性耦接至该第二电力引线的栅极，且 其中，该第二 N型晶体管耦接在该第二电力引线及该接地电压之间，该第二 N型晶体管具有一个电性耦接至该第一电力引线的栅极。15.根据权利要求11所述的方法，其中该编程的步骤旁通(bypass)在该组的一个或多个封装集成电路中的接合点测试动作群组(JTAG)电路。16.一种方法，其特征在于，包含: 在制造期间，造成(i)与(ii)彼此电性接触:(i) 一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，该此组的一个或多个封装集成电路具有执行数个存储器操作的电路，一第一组一个或多个电力引线及一第二组一个或多个电力引线，其中来自只有该第一组电力引线的电力，足以使该电路操作，而来自只有该第二组电力引线的电力足以使该电路操作， 在制造期间，通过从该集成电路编程工具的该多条引线提供电力及数据给该组的一个或多个封装集成电路，利用该集成电路编程工具编程该组的一个或多个封装集成电路，其中该电力被提供给该组的集成电路的该第二组一个或多个电力引线，而不提供该电力给该组的集成电路的该第一组一个或多个电力引线。17.根据权利要求16所述的方法，其特征在于，还包含: 将一个提供电力给该集成电路的内部电力节点，电性耦接至该一个或多个封装集成电路的至少一第一封装集成电路的一第一电力引线及一第二电力引线的唯一一个。18.根据权利要求17所述的方法，其特征在于，还包含: 经由一第一 P型晶体管及一第二 P型晶体管的唯一一个，电性耦接该内部电力节点至该第一电力引线及该第二电力引线的其中一个， 经由该第一 P型晶体管及该第二 P型晶体管的另一个，使该内部电力节点与该第一电力引线及该第二电力引线的另一个电性解耦接， 其中，该第一P型晶体管串联耦接在该第一电力引线与该内部电力节点之间，该第一 P型晶体管具有一个电性耦接至该第二电力引线的栅极，及 其中，该第二P型晶体管串联耦接在该第二电力引线与该内部电力节点之间，该第二 P型晶体管具有一个电性耦接至该第一电力引线的栅极。19.根据权利要求17所述的方法，其特征在于，还包含: 经由一第一 N型晶体管及一第二 N型晶体管的唯一一个，将一接地基准电性耦接至该第一电力引线及该第二电力引线的其中一个， 经由该第一 N型晶体管及该第二 P型晶体管的另一个，使该接地基准与该第一电力引线及该第二电力引线的另一个电性解耦接， 其中该第一 N型晶体管耦接在该第一电力引线及该接地电压之间，该第一 N型晶体管具有一个电性耦接至该第二电力引线的栅极，及 其中该第二 N型晶体管耦接在该第二电力引线及该接地电压之间，该第二 N型晶体管具有一个电性耦接至该第一电力引线的栅极。20.根据权利要求16所述的方法，其中: 该编程的步骤旁通(bypass)在该组的一个或多个封装集成电路中的接合点测试动作群组(JTAG)电路。
【专利摘要】本发明提供了一种集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯一一个的电力足以使电路操作。一封装包裹集成电路。封装上的多条引线将电力及数据从封装的一外部电性耦接至被封装所包裹的集成电路，包含第一电力引线、第二电力引线及一接地引线。一隔离电路于一第一时间将电路电性耦接至第一电力引线而非第二电力引线，而于一第二时间将电路电性耦接至第二电力引线而非第一电力引线。
【IPC分类】G11C16/10
【公开号】CN105489243
【申请号】CN201510425485
【发明人】龙翔澜, 陈土顺
【申请人】旺宏电子股份有限公司
【公开日】2016年4月13日
【申请日】2015年7月20日
【公告号】US20160099028