Nand存储器及其平衡wl电压建立时间的装置的制造方法
【技术领域】
[0001]本发明涉及存储器技术领域，特别是涉及一种平衡WL电压建立时间的装置和一种NAND存储器。
【背景技术】
[0002]在对双plane(存储矩阵)结构的NAND(计算机闪存设备)存储器进行操作时，有时是双plane操作模式，即对两个plane同时进行操作，有时是单plane操作模式，即只对两个P Iane中的一个p Iane进行单独操作。
[0003]传统的NAND存储器如图1所示，在上述两种操作模式下，NAND存储器的电荷栗所需要驱动的电容不相同。例如在双P lane操作模式时，对PLNO ’和PLNl ’同时进行操作，电荷栗需要驱动电容CCCA，、电容Ce?，、电容Cccl，、电容Cg和电容Cm，，此时，NAND存储器中关键信号示意图如图2所示。在单plane操作模式时对PLN0’或PLN1’单独进行操作，电荷栗对应只需驱动电容CCGA，、电容CCGO，和电容CWLO，或电容CCGA ’、电容CCG1’和电容CWL I’，其中，对PLNl ’单独进行操作时，NAND存储器中关键信号示意图如图3所示。
[0004]由于在上述两种不同的操作模式下，如图2和图3所示，电荷栗的驱动能力一样，导致电荷栗的输出信号PUMP’的恢复时间t21’和t31’不相同，WL1’电压建立时间t22’和t32’也不相同。
【发明内容】
[0005]鉴于上述问题，本发明实施例的目的在于提供一种平衡WL电压建立时间的装置和相应的一种NAND存储器，以解决传统的NAND存储器在不同的操作模式下，WL电压的建立时间不相同的问题。
[0006]为了解决上述问题，本发明实施例公开了一种平衡WL电压建立时间的装置，包括:控制信号接收模块，当对NAND存储器中的第一 plane和第二 plane同时进行操作时，所述控制信号接收模块接收第一控制信号，以及当对所述第一plane或所述第二plane进行操作时，所述控制信号接收模块接收第二控制信号;时钟控制模块，所述时钟控制模块的输入端与所述控制信号接收模块相连，所述时钟控制模块的输出端与NAND存储器的电荷栗相连，所述时钟控制模块根据所述第一控制信号输出第一时钟信号，以及根据所述第二控制信号输出第二时钟信号;所述第二时钟信号的频率小于所述第一时钟信号的频率。
[0007]具体地，所述控制信号接收模块包括:第一信号接收端和第二信号接收端，其中，当所述控制信号接收模块接收所述第一控制信号时，所述第一信号接收端为高电平，所述第二信号接收端为低电平；当所述控制信号接收模块接收所述第二控制信号时，所述第一信号接收端为低电平，所述第二信号接收端为高电平。
[0008]具体地，所述时钟控制模块包括:第一时钟源，所述第一时钟源产生所述第一时钟信号;第二时钟源，所述第二时钟源产生所述第二时钟信号；第一时钟控制单元，所述第一时钟控制单元的输入端分别与所述第一信号接收端、所述第二信号接收端、所述第一时钟源和所述第二时钟源相连，所述第一时钟控制单元的输出端与所述电荷栗相连，所述第一时钟控制单元根据所述第一控制信号输出所述第一时钟信号，以及根据所述第二控制信号输出所述第二时钟信号。
[0009]具体地，所述时钟控制模块包括:第三时钟源，所述第三时钟源产生所述第一时钟信号;第二时钟控制单元，所述第二时钟控制单元的输入端分别与所述第一信号接收端、所述第二信号接收端和所述第三时钟源相连，所述第二时钟控制单元的输出端与所述电荷栗相连，所述第二时钟控制单元根据所述第一控制信号输出所述第一时钟信号，以及根据所述第二控制信号对所述第一时钟信号进行处理，并输出所述第二时钟信号。
[0010]具体地，所述第一时钟控制单元包括:第一逻辑与门，所述第一逻辑与门的第一输入端和第二输入端分别与所述第一信号接收端和所述第一时钟源相连;第二逻辑与门，所述第二逻辑与门的第一输入端和第二输入端分别与所述第二信号接收端和所述第二时钟源相连;第一逻辑或门，所述第一逻辑或门的第一输入端和第二输入端分别与所述第一逻辑与门的输出端和所述第二逻辑与门的输出端相连，所述第一逻辑或门的输出端与所述电荷栗相连。
[0011 ]具体地，所述第二时钟控制单元包括:第三逻辑与门，所述第三逻辑与门的第一输入端和第二输入端分别与所述第一信号接收端和所述第三时钟源相连;计数器，所述计数器的输入端与所述第三时钟源相连，所述计数器用于将所述第一时钟信号处理为所述第二时钟信号;第四逻辑与门，所述第四逻辑与门的第一输入端和第二输入端分别与所述第二信号接收端和所述计数器的输出端相连;第二逻辑或门，所述第二逻辑或门的第一输入端和第二输入端分别与所述第三逻辑与门的输出端和所述第四逻辑与门的输出端相连，所述第二逻辑或门的输出端与所述电荷栗相连。
[0012]为了解决上述问题，本发明实施例还公开了一种NAND存储器，包括:第一 plane、第二 plane、电荷栗和所述的平衡WL电压建立时间的装置，所述平衡WL电压建立时间的装置与所述电荷栗相连。
[0013]本发明实施例的NAND存储器及其平衡WL电压建立时间的装置包括以下优点:当对NAND存储器中的第一 plane和第二 plane同时进行操作时，通过控制信号接收模块接收第一控制信号，以及当对第一plane或第二plane进行操作时，通过控制信号接收模块接收第二控制信号，进而通过时钟控制模块根据第一控制信号输出第一时钟信号至电荷栗，以及根据第二控制信号输出第二时钟信号至电荷栗，其中，第二时钟信号的频率小于第一时钟信号的频率。从而根据操作模式相应调整电荷栗的驱动能力，实现WL电压建立时间在单plane操作和双plane操作时保持一致，延长NAND存储器的使用寿命。
【附图说明】
[0014]图1是传统的NAND存储器的结构示意图；
[0015]图2是传统的NAND存储器在双plane操作模式时的关键信号示意图；
[0016]图3是传统的NAND存储器在对PLN1’单独进行操作时的关键信号示意图；
[0017]图4是本发明的一种平衡WL电压建立时间的装置实施例的结构框图；
[0018]图5是本发明的一种平衡WL电压建立时间的装置实施例的结构示意图；
[0019]图6是NAND存储器具有图5所示的平衡WL电压建立时间的装置，在双plane操作模式时的关键信号示意图；
[0020]图7是NAND存储器具有图5所示的平衡WL电压建立时间的装置，在单planel操作模式时的关键信号示意图；
[0021]图8是本发明的另一种平衡WL电压建立时间的装置实施例的结构示意图。
【具体实施方式】
[0022]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0023]参照图4，示出了本发明的一种平衡WL电压建立时间的装置I实施例的结构框图，具体可以包括如下模块:控制信号接收模块10和时钟控制模块20。其中，当对NAND存储器中的第一plane PLNO和第二plane PLNl同时进行操作即双plane操作模式时，控制信号接收模块10接收第一控制信号，以及当对第一plane PLNO或第二plane PLNl进行操作即单plane操作模式时，控制信号接收模块10接收第二控制信号;时钟控制模块20的输入端与控制信号接收模块10相连，时钟控制模块20的输出端与NAND存储器的电荷栗2相连，时钟控制模块20根据第一控制信号输出第一时钟信号CLKl，以及根据第二控制信号输出第二时钟信号CLK2;第二时钟信号CLK2的频率小于第一时钟信号CLKl的频率。
[0024]从而实现在双plane操作模式时，平衡WL电压建立时间的装置I控制电荷栗2根据第一时钟信号CLKl驱动NAND存储器中各电容(寄生电容Ccca、寄生电容Ccco、寄生电容Ccc1、寄生电容Cwuj和寄生电容Cm)，电荷栗2的驱动能力较强;在单plane操作模式时，平衡WL电压建立时间的装置I控制电荷栗2根据第二时钟信号CLK2驱动NAND存储器中各电容(寄生电容Ccca、寄生电容Cccq和寄生电容Cm)，或寄生电容Ccca、寄生电容Ccci和寄生电容Cwu)，由于第二时钟信号CLK2的频率小于第一时钟信号CLKl的频率，此时，电荷栗2的驱动能力变弱。具体地，第二时钟信号CLK2的频率可以为第一时钟信号CLKl的频率的三分之二，或其它比例。
[0025]由于单plane操作模式时，电荷栗2需要驱动的电容减少，例如单planel操作模式时，电荷栗2需要驱动的电容减少了Ce?和Cm)，单plane操作模式时的PUMP的恢复时间和WLl电压建立时间相对双plane操作模式时的PUMP的恢复时间和WLl电压建立时间不会发生变化。同理，单planeO操作模式时，电荷栗2需要驱动的电容减少了Ccgi和Cm，单plane操作模式时的PUMP的恢复时间和WLO电压建立时间相对双plane操作模式时的PUMP的恢复时间和WLO电压建立时间不会发生变化。即WL电压建立时间在单plane操作和双plane操作时保持一致，从而可以延长NAND存储器的使用寿命。
[0026]具体地，在本发明的一个实施例中，参照图5和图8，控制信号接收模块10可以包括第一信号接收端11和第二信号接收端12。其中，当控制信号接收模块10接收第一控制信号时，第一信号接收端11为高电平，第二信号接收端12为低电平;当控制信号接收模块10接收第二控制信号时，第一信号接收端11为低电平，第二信号接收端12为高电平。
[0027]具体地，在本发明的一个实施例中，参照图5，时钟控制模块20可以包括:第一时钟源21、第二时钟源22和第一时钟控制单元23。其中，第一时钟源21产生第一时钟信号CLKl;第二时钟源22产生第二时钟信号CLK2;第一时钟控制单元23的输入端分别与第一信号接收端11、第二信号接收端12、第一时钟源21和第二时钟源22相连，第一时钟控制单元23的输出端与电荷栗2相连，第一时钟控制单元23根据第一控制信号输出第一时钟信号CLKl，以及根据第二控制信号输出第二时钟信号CLK2。
[0028]具体地，参照图5和图8，在本发明的具体实施例中，NAND存储器具有本发明实施例的平衡WL电压建立时间的装置I，NAND存储器除包括平衡WL电压建立时间的装置1、第一plane PLN0、第二plane PLNl、电荷栗2、寄生电容Ccga、寄生电容Ccgq、寄生电容Ccg1、寄生电容Cwlq和寄生电容Cm外，还可以包括全局WL译码器cgdec、第一全局控制开关g_sw0、第一行地址译码器BLKDEC0、第一WL驱动开关WL_drvO、第二全局控制开关g_swl、第二行地址译码器BLKDEC1