存储器烧录接口电路的制作方法
【技术领域】
[0001]本实用新型涉及数据存储领域，尤其涉及一种存储器的烧录接口电路。
【背景技术】
[0002]用于长久保持数据的非挥发性存储器在电子产品中有着广泛的应用。一次性可编程(One Time Programmable,OTP)存储器在应用中只允许进行一次编程。用户可以根据不同的需求对OTP存储器进行编程操作，然后不允许再次修改OTP存储器中的内容，从而提供了存储器编程的可操作性和灵活性以及数据安全性。OTP存储器广泛应用于存储安全信息、产品标识符、信息履历管理信息用的ID芯片以及用于程序存储的控制器芯片等领域，应用方式灵活，成本较低。
[0003]可以采用烧录器对OTP存储器进行编程操作。现有的烧录器通常包括单组烧录管脚，其中采用单组的时钟和数据，将数据直接写入OTP存储器，从而实现烧录。由于现有的烧录器的烧录管脚不能重新配置，因而难以兼容系统的多样性设计。由于烧录管脚仅仅对应于一个数据通道，因此在烧录过程中不能满足数据的保密性要求和抗干扰码要求。
[0004]为了提供多个数据通道，可以设置多组烧录管脚，并且对不同组的烧录管脚进行复用控制，从而实现多个OTP存储器的并行烧录。该方法可以共用位于复用模块上游的硬件资源(例如上位机、上游数据总线)，并且由于同时烧录多个OTP存储器可以提高烧录的效率。然而，多组烧录管脚的复用控制会使芯片管脚增加或者增加额外的控制并且使得烧录不可靠，也没法实现保密。
[0005]随着电子技术的发展，期望芯片的烧录管脚可以根据期望的方案灵活配置，从而实现烧录方法的可靠性以及保密性。
【实用新型内容】
[0006]有鉴于此，本实用新型提供了一种存储器烧录接口电路。
[0007]根据本实用新型的一方面，提供一种存储器烧录接口电路，采用至少一个烧录通道，每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器，包括:至少一个选择信号产生模块，分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号；烧录端口选择模块，从所述至少一个选择信号产生模块接收选择信号，并且根据选择信号将相应的烧录通道导通；以及烧录控制模块，从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列，并且产生烧录模式信号和烧录控制信号，其中所述至少一个选择信号产生模块包括干扰序列解码模块，所述干扰序列解码模块对干扰序列信号解码，以及将解码干扰序列和预存序列对比而产生选择信号。
[0008]优选地，所述烧录接口电路还包括管脚处理模块，所述管脚处理模块对输入的时钟信号进行滤波处理。
[0009]优选地，所述至少一个选择信号产生模块包括彼此不同的预存序列。
[0010]优选地，所述至少一个烧录通道分别包括用于传送时钟信号的时钟数据线、用于传送干扰序列信号的选择数据线、以及用于传送烧录模式序列和烧录数据序列的烧录数据线。
[0011 ] 优选地，所述选择数据线与所述烧录数据线为共用的数据线。
[0012]优选地，所述烧录数据线为多条，使得在选择一个数据通道时，可以经由相应的数据通道的多条烧录数据线同时写入多个存储器。
[0013]优选地，所述选择数据线与所述多条烧录数据线之一为共用数据线。
[0014]根据本实用新型的另一方面，提供一种存储器烧录方法，采用至少一个烧录通道，每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器，包括:根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号；根据选择信号将相应的烧录通道导通；根据时钟信号和烧录模式序列产生烧录模式信号；以及根据时钟信号和烧录数据序列产生烧录控制信号。
[0015]优选地，根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号包括:对干扰序列信号解码；以及将解码干扰序列和烧录通道的预存序列对比而产生选择信号。
[0016]优选地，在对干扰序列信号解码的步骤之前，还包括:对时钟信号进行滤波。
[0017]优选地，所述烧录通道的预存序列彼此不同。
[0018]优选地，在根据时钟信号和烧录数据序列产生烧录控制信号的步骤之后，还包括:将烧录控制信号经由多条烧录数据线同时写入多个存储器。
[0019]本实用新型提供了的存储器烧录接口电路，只需要对选定的一组烧录管脚输入一个序列即可将该组管脚选为烧录管脚，实现烧录方法的可靠性以及保密性。
【附图说明】
[0020]图1为根据本实用新型的OTP存储器烧录系统实施例的结构框图。
[0021]图2为图1中的烧录接口电路第一实施例的结构框图。
[0022]图3为图1中的烧录接口电路第二实施例的结构框图。
[0023]图4为根据本实用新型的OTP存储器烧录系统实施例的时钟信号PClk和数据信号I3Data的时序图。
[0024]图5为根据本实用新型的OTP存储器烧录系统执行串行烧录的实施例的时钟信号PClk和数据信号roata的时序图。
[0025]图6为根据本实用新型的OTP存储器烧录系统实施例的烧录方法流程图。
[0026]图7为图1中的烧录接口电路第三实施例的结构框图。
【具体实施方式】
[0027]现在参照显示了本实用新型的具体实施例的附图在下文中更全面地描述本实用新型的实施例。但是本实用新型并不仅仅限于这些实施例。在下文对本实用新型的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本实用新型。为了避免混淆本实用新型的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0028]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。可以理解的是，尽管这里的术语第一、第二等可用于表述不同的元件，但是这些元件并不受这些术语的限制。这些术语仅仅用于将一个元件与另一个元件区别开。例如，在不背离本实用新型的范围的情况下，第一元件可以被称为第二元件，而类似地，第二元件能被称为第一元件。这里使用的术语“和/或”包括一个或多个所列关联项的任意和所有组合。
[0029]在本申请的上下文中，术语“烧录通道”是指在烧录接口电路中提供的从上位机到OTP存储器的数据信号和时钟信号的路径。烧录接口电路可以包括一个或多个烧录通道。
[0030]图1为根据本实用新型的OTP存储器烧录系统实施例的结构框图。如图1所示，OTP存储器烧录系统包括:烧录接口电路10、与烧录接口电路10的输入端连接的上位机20和与烧录接口电路10的输出端连接的OTP存储器30。
[0031]上位机20是可操作执行指令集、执行指定任务的通用或专用处理器。上位机20控制烧录系统的运行，上位机20向烧录接口电路10发出时钟信号PClk和数据信号H)ata。数据信号H)ata包括三种类型的数据:干扰序列，烧录模式序列和烧录数据序列。在操作中，上位机20在不同的阶段分别向烧录接口电路10提供干扰序列、烧录模式序列和烧录数据序列。
[0032]OTP存储器30包含由一定数量的存储单元组成的存储阵列、行解码器、列解码器、存储器控制器等。每个存储单元能进行多次的读操作，但只能进行一次写操作。OTP存储器30从烧录接口电路10获得烧录使能信号和烧录控制信号。
[0033]烧录接口电路10从上位机20接收时钟信号PClk和数据信号TOata。烧录接口电路10根据数据信号roata中的干扰序列产生选择信号，以选择特定的烧录通道；根据