数据信号TOata中的烧录模式序列产生烧录使能信号选择烧录模式；通过解码数据信号I3Data中的烧录数据序列得到烧录控制信号。
[0034]图2为图1中的烧录接口电路10的第一实施例的结构框图。如图2所示，烧录接口电路10包括:烧录端口选择模块103、与烧录端口选择模块103的输入端相连的选择信号产生模块105、以及与烧录端口选择模块103输出端相连的烧录控制模块104。
[0035]选择信号产生模块105通过一组烧录管脚从上位机20接收时钟信号PClk和数据信号F1Datatl在一个实例中，选择信号产生模块105包括管脚处理模块101和干扰序列解码模块102。在另一个不例中，选择信号产生模块105可以仅包括干扰序列解码模块102。
[0036]管脚处理模块101对时钟信号PClk作滤波处理，典型时间为200ns至2us，主要起到减少信号的干扰码影响作用。然后管脚处理模块101将数据信号roata和经滤波处理的时钟信号PClk传送到干扰序列解码模块102。
[0037]干扰序列解码模块102接收数据信号I3Data和经过管脚处理模块101滤波处理过的时钟信号PClk。数据信号H)ata包含干扰序列，此干扰序列由设计者指定，以实现对于烧录管脚组的选择以及烧录过程的保密控制。输入的数据信号PData在输入时钟信号PClk的边沿由干扰序列解码模块102中的寄存器锁存，输入固定时钟周期后，干扰序列完整地锁存入干扰序列解码模块102中的寄存器。锁存的干扰序列与干扰序列解码模块102中预存的固定序列比对，产生一个选择信号。干扰序列解码模块102将选择信号发送给烧录端口选择模块103。
[0038]如果锁存的干扰序列与干扰序列解码模块102中预存的固定序列一致，选择信号有效(例如高电平)；如果锁存的干扰序列与干扰序列解码模块102中预存的固定序列不一致，选择信号无效(例如低电平)。
[0039]烧录端口选择模块103的输入端包括选择信号输入端、时钟信号输入端和数据信号输入端，分别从干扰序列解码模块102接收选择信号，从上位机20接收时钟信号PClk和数据信号H)ata。
[0040]如果选择信号有效，烧录端口选择模块103使得相应的时钟信号输入端和数据信号输入端与其输出端之间导通，从而导通一个烧录通道。在选择的烧录通道中，烧录端口选择模块103将从上位机20收到的时钟信号PClk和数据信号PData发送给烧录控制模块104。此后，该端口一直选为烧录端口，直到再次上电，再次输入干扰序列，再次选择烧录端
□ O
[0041]如果选择信号为否，烧录端口选择模块103使得相应的时钟信号输入端和数据信号输入端与其输出端之间断开，从而断开一个烧录通道，直到再次上电。可选地，烧录端口选择模块103可以向上位机20发送干扰序列错误信号。
[0042]烧录控制模块104从烧录选择模块103接收时钟信号PClk和数据信号TOata。在时钟信号PClk的上升沿，烧录控制模块104将数据信号PData锁存到烧录控制模块104中的寄存器中，输入固定时钟周期后，烧录模式序列完整地锁存入烧录控制模块104中的寄存器，烧录控制模块104将烧录模式序列通过烧录控制模块104中的译码电路译码得到烧录使能信号，根据烧录使能信号选择烧录模式。烧录控制模块104继续接收从烧录选择模块103发送来的时钟信号PClk和数据信号H)ata。在时钟信号PClk的上升沿，烧录控制模块104将数据信号TOata锁存到烧录控制模块104中的寄存器中，输入固定时钟周期后，烧录数据序列完整地锁存入烧录控制模块104中的寄存器。烧录控制模块104将烧录数据序列通过译码电路译码得到OTP存储器30的烧录控制信号，根据OTP存储器30的烧录控制信号，执行烧录操作。
[0043]图3为图1中的烧录接口电路10第二实施例的结构框图。在本实施例中，烧录接口电路10包括:烧录端口选择模块203、与烧录端口选择模块203的输入端相连的第一选择信号产生模块205和第二选择信号产生模块208、以及与烧录端口选择模块203输出端相连的烧录控制模块204。
[0044]第一选择信号产生模块205通过第一组烧录管脚从上位机20接收时钟信号PClk和数据信号H)ata，第二选择信号产生模块208通过第二组烧录管脚从上位机20接收时钟信号PClk和数据信号H)ata。在一个实例中，第一选择信号产生模块205包括第一管脚处理模块201和第一干扰序列解码模块202，第二选择信号产生模块208包括第二管脚处理模块206和第二干扰序列解码模块207 ο在另一个不例中，第一选择信号产生模块205可以仅包括干扰序列解码模块202，和/或第二选择信号产生模块208可以仅包括干扰序列解码模块 207。
[0045]第一选择信号产生模块205和第二选择信号产生模块208与第一实施例的烧录接口电路中的选择信号产生模块105的工作方式类似，根据从相应一组烧录管脚接收的时钟信号PClk和数据信号H)ata，分别产生相应的第一选择信号和第二选择信号。
[0046]烧录端口选择模块203的输入端包括第一选择信号输入端、第一时钟信号输入端、第一数据信号输入端、第二选择信号输入端、第二时钟信号输入端和第二数据信号输入端，分别从第一选择信号产生模块205接收第一选择信号，从上位机20接收第一时钟信号PClk和第一数据信号roata，以及从第二选择信号产生模块208接收第二选择信号，从上位机20接收第二时钟信号PClk和第二数据信号H)ata。
[0047]如果第一选择信号和第二选择信号之一有效，烧录端口选择模块203使得相应的时钟信号输入端和数据信号输入端与其输出端之间导通，从而导通一个烧录通道。在选择的烧录通道中，烧录端口选择模块203将从上位机20收到的时钟信号PClk和数据信号PData发送给烧录控制模块204。
[0048]在选择烧录通道之后，根据第二实施例的烧录接口电路选择烧录模式和执行烧录的方式与根据第一实施例的烧录接口电路相同。
[0049]图4为上位机20发出的时钟信号PClk和数据信号TOata的时序图。如图4所示，上位机20首先发出η个时钟周期的干扰序列，然后发出m个时钟周期的烧录模式序列，最后是P个时钟周期的烧录数据序列。干扰序列用于判断是否将某组烧录管脚选为烧录通道；烧录模式序列用于产生OTP存储器烧录的使能信号，对烧录方法进行选择；烧录数据序列由烧录控制模块104解码成烧录控制信号和烧录内容。其中所述的OTP存储器烧录的使能信号根据用户需求设置，可以是串行烧录，并行烧录等；所述的烧录控制信号包括烧录地址(ADDR)，写使能信号(Write Enable，WE)，片选信号(Chip Select，CS)，输入通道(DataInput,DI),输出通道(Data Output,DO)等OTP控制信号。其中m，n，p均为大于I的自然数。
[0050]图5为根据本实用新型的OTP存储器烧录系统实施例执行串行烧录时的时钟信号PClk和数据信号roata的时序图。上位机20首先发出η个时钟周期的干扰序列，选择烧录通道；然后发出m个时钟周期的烧录模式序列，选择烧录模式；然后是ο个时钟周期的第一 OTP存储器的烧录数据序列，经过烧录控制模块104解码之后产生第一 OTP存储器的控制信号，完成第一 OTP存储器的烧录操作；上位机20继续发出P个时钟周期的第二 OTP存储器的烧录数据序列，经过烧录控制模块104解码之后产生第二 OTP存储器的控制信号，完成第二 OTP存储器的烧录操作。
[0051]图6为