专利名称：局部形成自对准金属硅化物的方法
技术领域：
本发明涉及一种形成自对准金属硅化物的方法，特别是有关一种在部分区域形成自对准金属硅化物的方法。
一般最常用的金属硅化物当首推钛硅化物。钛硅化物的形成，一般皆采用两阶段快速加热制程(rapid thermal process；RTP)方式。首先，参照图1所示，提供一硅底材10，在底材10上已经形成金氧半导体晶体管及浅渠沟隔离层30。此金氧半导体晶体管具有源极/汲极12、闸极以及在闸极的侧壁形成间隙壁(spacer)18，且此闸极至少包括闸极氧化物层14与多晶硅层16，然后以化学气相沉积法(chemical vapor deposition；CMP)或是磁控直流电溅镀法(direct currentmagnetron sputtering)沉积一层钛金属层20于底材10上，此钛金属层20的厚度大约为300埃。接下来，进行第一快速加热制程，使钛金属与接触处的硅层反应，以形成钛硅化物，其厚度大约在600至700埃之间。此时的钛硅化物的结构主要是电阻值较高的C-49相的结构。参照图2所示，利用RCA清洗的方式来去除未参与反应或反应后所残留的钛金属，而将钛硅化合物层22留在金氧半导体晶体管的最表面上。此未参与反应或反应后所残留的钛金属不见得一定是以钛的形式留下来。最后再执行第二快速加热制程，将C-49相的钛硅化物结构转换成电阻值较低的C-54相的结构。
在深次微米元件的制程中，为了避免源极/汲极寄生串联电阻引起的晶体管驱动电流衰退，对源极/汲极加以硅化处理乃为一重要且广为应用的制程技术。此可通过单纯的源极/汲极硅化处理，或由自行对准金属硅化物制程来实现。自行对准金属硅化物制程可同时完成源极/汲极与闸极的硅化处理。
在目前的逻辑电路上，也需要使用金属硅化物以降低传导层的电阻并增加半导体元件的品质。但是为了配合在逻辑电路的运作，在逻辑电路上有部分的区域不能形成金属硅化物，以防止半导体元件发生漏电流的缺陷。而传统的自对准金属硅化物制程，若要在部分材料上形成金属硅化物，则必须经过相当复杂的程序，才能在所需的区域上形成金属硅化物。利用传统的方法无法快速地在逻辑电路上局部形成金属硅化物，在目前讲求效率的半导体制程中，传统较为耗时的步骤已无法配合目前的半导体制程，必须运用可以加速制程运作的效率的方法。
发明内容
本发明主要的目的是提供一种局部形成自对准金属硅化物的方法，以利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以降低晶胞阵列区域通过周边电路区域的字符线(word line)的电阻。
本发明的第二个目的是提供一种局部形成自对准金属硅化物的方法，以利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以避免晶胞阵列区域上的扩散区域发生漏电流的缺陷。
本发明的第三个目的是提供一种局部形成自对准金属硅化物的方法，以利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以减少周边电路区域上的电阻。
本发明的第四个目的是提供一种局部形成自对准金属硅化物的方法，以利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以提高半导体元件的品质。
本发明的再一个目的是提供一种局部形成自对准金属硅化物的方法，以利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以提高半导体元件的制程运作效率。
根据以上所述的目的，本发明的在一局部区域形成一自对准金属硅化物的方法，其特点是至少包括以下步骤提供一晶片，所述晶片至少包括一底材；形成一第一氧化物层于所述底材上；形成一氮化物层于所述第一氧化物层上；形成一第二氧化物层于所述氮化物层上；移除部分的所述第二氧化物层、氮化物层与第一氧化物层以在所述晶片的一第一区域露出所述底材；形成一第三氧化物层于所述第一区域的所述底材上；形成一硅层于所述第二氧化物层与所述第三氧化物层上；移除部分的所述硅层以在所述第一区域上形成数个第一闸极与数个第一扩散区域，所述数个第一扩散区域位于所述数个第一闸极的一侧；形成一间隙壁于所述数个第一闸极与所述硅层的一侧壁上；植入一离子以在所述数个第一扩散区域内形成一源极/汲极区域；形成一金属层于所述数个第一闸极、所述数个第一扩散区域与所述硅层上；进行一快速加热制程以在所述数个第一闸极、所述数个第一扩散区域与所述硅层上形成一金属硅化物层；移除所述金属层；及移除部分所述硅层与部分的所述金属硅化物层以在所述晶片的一第二区域上形成数个第二闸极与数个第二扩散区域。
采用本发明的上述方案，由于利用一硅层所形成的遮罩层，顺利在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区域形成金属硅化物，以降低晶胞阵列区域及周边电路区域的字符线的电阻并避免晶胞阵列区域上的扩散区域发生漏电流的缺陷。本发明的方法也可减少周边电路区域上的电阻。本发明的方法更可提高半导体元件的品质并提高半导体元件的制程运作效率。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
图1为运用传统技术在金氧半导体晶体管上沉积一钛金属层的示意图；图2为运用传统技术在闸极区域与源极/汲极区域上形成钛硅化物的示意图；图3为本发明在晶片底材上形成第一氧化物层、氮化物层与第二氧化物层的示意图；图4为本发明移除周边电路区域的第一氧化物层、氮化物层与第二氧化物层的示意图；图5为本发明形成一第三氧化物层于周边电路区域的底材上的示意图；图6为本发明形成一硅层于第二氧化物层与第三氧化物层上的示意图；图7为本发明在周边电路区域形成数个第一闸极与数个第一扩散区，并在数个第一扩散区内形成轻掺杂汲极的示意图；图8为本发明在晶胞阵列区域上的硅层与数个第一闸极的侧壁上形成间隙壁的示意图；图9为本发明在数个第一扩散区内形成源极/汲极的示意图；图10为本发明形成一金属层于晶胞阵列区域上的硅层、数个第一闸极与数个第一扩散区上的示意图；图11为本发明在晶胞阵列区域上的硅层、数个第一闸极与数个第一扩散区上形成金属硅化合物层的示意图；及图12为本发明在第二氧化物层上形成数个第二闸极与数个第二扩散区域的示意图。
具体实施例方式
下面对本发明的较佳实施例进行详细描述。然而，除了详细描述外，本发明还可以广泛地以其他的实施例施行，所述实施例并不是对本发明的范围限定，本发明的范围是以后附的权利要求为准。
逻辑电路主要是通过字符线(word line)与位元线(bit line)来连接逻辑电路上的半导体元件。字符线的目的为限定信号的位置，而位元线的目的则为判定信号的类型，因此字符线连接至半导体元件的闸极，而位元线连接至半导体元件上的源极/汲极。对于字符线而言，它需要有较高的传输速度传输数据，因此必须利用本发明的方法在字符线及半导体元件的闸极上形成一金属硅化物，以降低字符线的电阻，提高字符线的传输速度。
逻辑电路上主要区分为两大区域，其中的一区域为晶胞阵列区域，另一区域则为周边电路区域。晶胞阵列区域的功能为储存数据，将数据以电荷的模式储存在晶胞阵列的储存元件内。而周边电路区域的功能则为传导及运算数据，通过周边电路区域内的元件，像是加法器或是减法器等元件，对所需处理的数据进行处理，处理完后通过周边电路传导致其他区域。因此晶胞阵列区域的元件必须个别独立以防止因短路的缺陷所造成数据的流失。而周边电路区域的元件则必须相互连结，以加快数据的处理速度。所以必须运用本发明的方式，在周边电路区域上的闸极与扩散区域上形成金属硅化物，同时在晶胞阵列区域上的闸极形成金属硅化物，并避免金属硅化物形成于晶胞阵列区域上的扩散区域，以加快周边电路区域的数据传输能力与数据运算能力，并防止晶胞阵列区域发生漏电流的现象而导致数据的流失。
参照图3所示，首先提供一包括底材100的晶片并在底材100上形成一第一氧化物层120，接下来在此第一氧化物层120上形成一氮化物层140，最后在此第一氮化物层140上形成一第二氧化物层160。通常此第一氧化物层120的厚度约为70至90埃，氮化物层140的厚度约为60至80埃，而第二氧化物层160的厚度大约为60至80埃。在目前的制程中通常采用第一氧化物层120的厚度为80埃，氮化物层140的厚度为70埃，而第二氧化物层160的厚度则为70埃。但是随着制程宽度日渐缩小，第一氧化物层120、氮化物层140与第二氧化物层160的厚度也必须随着缩小，以符合制程上的需求。
参照图4所示，接下来在晶片上限定晶胞阵列区域104与周边电路区域102后，通过一微影(photolithography)及蚀刻(etching)的方式移除周边电路区域102上的第一氧化物层120、第一氮化物层140与第二氧化物层160，使周边电路区域102露出底材。参照图5所示，在周边电路区域102的底材上形成一第三氧化物层200，此第三氧化物层200的厚度约为40至60埃，在目前的制程中，第三氧化物层200的厚度通常为50埃。但是随着制程宽度日渐缩小，第三氧化物层200的厚度也必须随着缩小，以符合制程上的需求。通常第一氧化物层120、第二氧化物层160及第三氧化物层200的材料为二氧化硅(silieon dioxide)，而氮化物层140的材料通常为氮化硅(silicon nitride)。
在本实施例中，晶片上的晶胞阵列区域与周边电路区域在底材上采用不同形式的介电层。在晶胞阵列区域上采用氧化物/氮化物/氧化物的三明治形态所形成的介电层，而在周边电路区域则采用单一一层氧化物所形成的介电层。随着制程需求的不同，在晶胞阵列区域与周边电路区域在底材上也可采用相同形式的介电层以发挥半导体元件的效能。此介电层可为一氧化物层。
参照图6所示，形成一硅层300于第二氧化物层160与第三氧化物层200之上，此硅层300为一闸极层。参照图7所示，接下来在周边电路区域102上限定闸极的位置，并通过一微影及蚀刻的制程移除周边电路区域102上的部分硅层，以在周边电路区域102上形成数个第一闸极400与数个第一扩散区450，此数个第一扩散区450位于数个第一闸极400的两侧。接下来进行轻掺杂汲极(lightly doped drain；LDD)的制程，以在数个第一扩散区450内形成一轻度掺杂的汲极区域320。此制程的目的为用以降低热载子效应(hot carrier effects)所造成的缺陷。
参照图8所示，在进行轻掺杂汲极的制程后，在第二氧化物层160、晶胞阵列区域104上的硅层300、数个第一闸极400与数个第一扩散区450上形成一间隙壁层，并通过一微影及蚀刻的制程以在晶胞阵列区域104上的硅层300与数个第一闸极400的侧壁上形成间隙壁500。
参照图9所示，限定周边电路区域102上的闸极/汲极的位置后，植入制程上所需的离子，以在数个第一扩散区450内形成源极/汲极550。参照图10所示，形成一金属层600于晶胞阵列区域104上的硅层300、数个第一闸极400与数个第一扩散区450上，在沉积金属层800前，首先先使用湿式清洁法清除硅层300与基板上的氧化物，使得金属硅化物较易形成。大部分使用化学气相沉积法或是磁控直流电溅镀法来沉积此金属层600。接下来，将晶片送入反应室中进行第一快速加热制程，使金属层600与接触处的硅反应，以形成金属硅化物(metal silicide)层。第一快速加热制程的温度大约为500至700℃。此时的金属硅化物的结构主要是电阻值较高的C-49相的结构。参照图11所示，利用RCA清洗的方式来去除未参与反应或反应后所残留的金属层600，而将金属硅化合物层620留在晶胞阵列区域104上的硅层300、数个第一闸极400与数个第一扩散区450上。最后再执行第二快速加热制程，将C-49相的金属硅化物结构转换成电阻值较低的C-54相的结构。第二快速加热制程的温度大约为750至850℃。此金属层600的材质可为钛、钴及白金等，通常使用钛为此金属层600的材质。为了配合制程的需求，有时在沉积金属600层前，会移除数个第一扩散区上的第三氧化物层200，以提高半导体元件的品质。
钛是现在自对准金属硅化物制程中最常使用的金属材料。在适当的温度下，钛极易与金氧半导体晶体管上的汲极/源极和闸极上的硅因交互扩散而形成一电阻率很低的钛硅化合物(titanium silicide；TiSi2)。
在自对准金属硅化物的制程中，晶包阵列区域上的硅层为一遮罩层，可避免金属硅化物形成于第二氧化物层160上。参照图12所示，在完成自对准金属硅化物的制程后，限定晶胞阵列区域104上的闸极位置，并经由一微影及蚀刻的制程移除部分晶胞阵列上的硅层300，以在第二氧化物层160上形成数个第二闸极700与数个第二扩散区域750。此数个第二扩散区750位于数个第一闸极700的两侧。在移除部分晶胞阵列上的硅层的蚀刻制程时，蚀刻制程可停止于第二氧化物层160、氮化物层140或是第一氧化物层120。
根据以上所述的实施例，本发明提供了一项方法，利用一硅层所形成的遮罩层，顺利地在周边电路区域与晶胞阵列区域上的闸极及周边电路区域上的扩散区形成金属硅化物，以降低晶胞阵列区域的字符线的电阻并避免晶胞阵列区域上的扩散区域发生漏电流的缺陷。本发明也可减少周边电路区域上的电阻。本发明还可提高半导体元件的品质并提高半导体元件的制程运作效率。
以上所述仅为本发明的较佳实施例而已，此实施例仅是用来说明而非用以限定本发明的范围。在不脱离本发明的实质内容的范畴内仍可予以变化而加以实施，这些变化应仍属本发明的范围。因此，本发明的范围是由以下的权利要求书所界定。
权利要求
1.一种在一局部区域形成一自对准金属硅化物的方法，其特征在于至少包括提供一晶片，所述晶片至少包括一底材；形成一第一氧化物层于所述底材上；形成一氮化物层于所述第一氧化物层上；形成一第二氧化物层于所述氮化物层上；移除部分的所述第二氧化物层、氮化物层与第一氧化物层以在所述晶片的一第一区域露出所述底材；形成一第三氧化物层于所述第一区域的所述底材上；形成一硅层于所述第二氧化物层与所述第三氧化物层上；移除部分的所述硅层以在所述第一区域上形成数个第一闸极与数个第一扩散区域，所述数个第一扩散区域位于所述数个第一闸极的一侧；形成一间隙壁于所述数个第一闸极与所述硅层的一侧壁上；植入一离子以在所述数个第一扩散区域内形成一源极/汲极区域；形成一金属层于所述数个第一闸极、所述数个第一扩散区域与所述硅层上；进行一快速加热制程以在所述数个第一闸极、所述数个第一扩散区域与所述硅层上形成一金属硅化物层；移除所述金属层；及移除部分所述硅层与部分的所述金属硅化物层以在所述晶片的一第二区域上形成数个第二闸极与数个第二扩散区域。
2.如权利要求1所述的方法，其特征在于，所述的金属层的材料为钛。
3.如权利要求1所述的方法，其特征在于，所述的金属层的材料为钴。
4.如权利要求1所述的方法，其特征在于，所述的金属层的材料为白金。
5.如权利要求1所述的方法，其特征在于，所述的第一区域为一周边电路区域。
6.如权利要求1所述的方法，其特征在于，所述的第二区域为一晶胞阵列区域。
7.一种在一局部区域形成自对准金属硅化物的方法，其特征在于，至少包括提供一晶片，所述晶片至少包括一底材；形成一第一氧化物层于所述底材上；形成一氮化物层于所述第一氧化物层上；形成一第二氧化物层于所述氮化物层上；移除部分的所述第二氧化物层、氮化物层与第一氧化物层以在所述晶片的一第一区域露出所述底材；形成一第三氧化物层于所述第一区域的所述底材上；形成一硅层于所述第二氧化物层与所述第三氧化物层上；移除部分的所述硅层以在所述第一区域上形成数个第一闸极与数个第一扩散区域，所述数个第一扩散区域位于所述数个第一闸极的一侧；形成一轻掺杂汲极于所述数个第一扩散区内；形成一间隙壁于所述数个第一闸极与所述硅层的一侧壁；植入一离子以在所述数个第一扩散区域内形成一源极/汲极区域；形成一金属层于所述数个第一闸极、所述数个第一扩散区域与所述硅层上；进行一第一快速加热制程以在所述数个第一闸极、所述数个第一扩散区域与所述硅层上形成一金属硅化物层；移除所述金属层并进行一第二快速加热制程；及移除部分所述硅层与部分的所述金属硅化物层以在所述晶片的一第二区域上形成数个第二闸极与一数个第二扩散区域。
8..如权利要求7所述的方法，其特征在于，所述的金属层的材料为钛。
9.如权利要求7所述的方法，其特征在于，所述的第一区域为一周边电路区域。
10.如权利要求7所述的方法，其特征在于，所述的第二区域为一晶胞阵列区域。
全文摘要
本发明为一种形成自对准金属硅化物的方法，特别是有关于一种在部分区域形成自对准金属硅化物的方法。本发明利用一硅层所形成的遮罩层以顺利在逻辑电路上局部形成自对准金属硅化物。在晶胞阵列的区域上，只有在闸极上形成金属硅化物，而在扩散区域则无金属硅化物。而在周边电路区域上，闸极与扩散区域均可形成金属硅化物。本发明的方法可使半导体元件获得较低的电阻，且较不会产生漏电流的缺陷。
文档编号H01L21/3205GK1404114SQ01132658
公开日2003年3月19日 申请日期2001年9月5日 优先权日2001年9月5日
发明者赖二琨, 黄守伟, 郭东政, 黄宇萍 申请人:旺宏电子股份有限公司