专利名称：集成电路测试基台结构改进的制作方法
技术领域：
本发明涉及一种集成电路测试基台结构改进，特别是指一种对于待测的集成电路元件检测达成准确、快速，且可提升集成电路封装良好率的结构。
又如图4中B组构件，其中探针头1003’与插脚1004’是藉弹簧1005’将其对应端面的凸部10031’、10041’套置后，令插脚1004’下端的下凸部10042’插置入机板体4的座孔40中，再以锡球溶焊接设。
再如图4的C组构件所示，常见的侦测构件会依待测物2的底部是否有锡球，而作等效性构件的修正，其中C组构件中，是直接将弹簧1005”套置于插脚1004”的上凸部10041”后，将整组穿置于测试基座100的座孔1001，再将下凸部10042”插设于机板体4的座孔40内，如此，当待测物2的底部如果已有锡球时，则侦测构件即不需设探针头，而若待测物2底部是以较平整状焊设锡脚时，则需将侦测构件设成具有如前述A、B组构件的探针头1003、1003’。
然而，前述的A、B侦测构件于检测时，因探针头1003、1003’的头端具有相当的锐利度，虽其下方的弹簧1005、1005’的弹性可避免探针头1003、1003’直接硬性接触待测物2焊设的锡接(若是锡脚)表面，仍容易使锡球表面因锐度刺破锡球或锡脚表面，肇致集成电路元件于封装时形成空焊、冷焊等降低良好率的现象，严重时甚至造成集成电路短路，这是其首要缺点。
依前述的常见集成电路检测基台构造，其中前述A、B、C组构件，因测试基座100为适应套置探针头1003、1003’或弹簧1005、1005’、1005”与支架体1002或插脚1004、1004’、1004”等构件，其整体高度X(参阅图5)至少有0.8至1.5厘米，当待测物2置放其上检测时，因整体高度较大，待测物2的讯号导接至检测仪器时易因外界干扰因素而产生杂讯、讯号衰减，或受电磁干扰，致测得待测物2的数值发生误差，这是其另一缺点。
实现本发明上述目的而采取的技术方案如下所述该集成电路测试基台结构改进主要是由一贯通设有多个座孔的测试基座、按对应数量设有的弹簧、锡脚等所组成，其中前述弹簧及锡球是依序套设入前述测试基座的座孔内，再于其下侧方以锡焊接于机板体而形成锡脚，锡脚、弹簧、及锡球等构件与机板体的电路铜轨接设时可导通电源讯号，并封闭弹簧及锡球而不致脱落，藉弹簧的弹性使其上的锡球呈弹性状接触待测物底部锡焊点，此时即形成一可快速、准确、且提升集成电路封装良好率的测试基台构造。前述测试基座内的锡球，可依待测物底部锡脚为较平整面时而设置。前述测试基座内的锡球，可依待测物底部锡脚如为凸出球状时而不设置。
由于弹簧的弹性使其上的锡球呈弹性状接触待测物底部锡焊点，且锡球表面光滑令封装的待测物(即IC晶片或其他集成电路元件)于检测时，其底部焊设的锡球或锡脚表面不致被刺破，避免受测后的集成电路在B.G.A.封装模式(Ball Garry Array)生产时造成空焊、冷焊，从而提升其良好率，且不致造成集成电路封装后产生短路现象。
前述测试基座因座孔内的锡球、弹簧等构造简易，致测试基座的整体高度Y降低至仅约0.25-0.4厘米以下，当待测物置放其上检测时，因整体高度较低，待测物(即集成电路元件)的讯号导接至检测仪器时较不易因外界干扰因素而产生杂讯、讯号衰弱、或电磁干扰等现象，致测得待测物的数值误差率降低。
其中前述锡球(或称探针头)可适应待测物底部是焊设较平整面的锡脚或凸出状的锡球，而决定是否加设，如待测物底部是呈平整面的锡脚时，则弹簧上方可加设锡球，若底部为凸出状的锡球面，则弹簧上方不需另设锡球，而是将弹簧先以锡脚焊设于机板体的对应处，再将测试基座的座孔对应弹簧位置后盖设其上，即可完成一极佳的测试台。
综上所述，本发明的集成电路测试基台结构改进，确实具有使用方便、且能改善常见刺破锡球表面造成集成电路封装时出现空焊、冷焊、易产生杂讯、讯号衰弱、高频时无法动作、易受电磁干扰而致良好率降低的功效，更不致产生短路坏损等现象，这样就能快速、准确检测集成电路元件。
其中
图1是本发明一较佳具体实施例的使用状态立体分解图；图2是本发明该较佳具体实施例的构造立体分解图；图3是本发明该较佳具体实施例的平面局部构造组装剖面图；图4是常见集成电路检测基台的构造立体分解图；和图5是常见集成电路检测基台的平面局部构造组装剖面图。
图中件号说明1、100——测试基座10、1001——座孔1002——支架体1003、1003’——探针头11——锡球101、10011——缩小口12、1005——锡球 10041”——上凸部1004、1004’、1004”——插脚 10041、10031’——凸部10041”——上凸部 10042’、10042”——下凸部
13——锡脚2——待测物 3——压板31——旋合槽 311——扩大孔4——机板体 40——座孔41——固定杆 410——扩大部42——连接排线图1是本发明的一较佳具体实施例的使用状态立体分解图，同时参阅图2，由图中可看出，本发明主要是由一贯通设有多个座孔10的测试基座1、按对应数量设有的弹簧12、锡球11等所组成；当组装时，将前述弹簧12及锡球11依序套设入测试基座1的座孔10内，再于其下侧方以锡焊接于机板体(即电路板)而形成锡脚13，使锡脚13、弹簧12、及锡球11等构件与机板体4的电路铜轨接设时可导通电源讯号，并封闭弹簧12及锡球11使其不致脱落，藉弹簧12的弹性使其上的锡球11呈弹性状，形成一集成电路测试基台的构造。
其中，前述的锡球11可依待测物2的底部结构而决定设或不设，如待测物2底部是呈较平整面时，则弹簧12上方可设有锡球11，如待测物2底部呈凸出锡球状时，则锡球11可省略不设，而仅将弹簧12先焊置于机板体4的座孔40后，再将测试基座1盖设其上即可。
当使用时，请同时参阅图1、图2、图3所示，令准备生产前的待测物2(即IC晶片或其他集成电路元件)置于测试基座1的上方，将压板3的扩大孔311由具有扩大部410的固定杆41下插并压设于待测物2上方，再将旋合槽31依一定方向旋转后，即可快速将待测物2固设于测试基座1上，再将连接排线42连设于检测仪器的连接头，开启检测仪器后使待测物2的所有讯号输导至检测仪器时，即测得待测物2的所有数据。
又，当检测时，因待测物2底部受测处所焊设的锡球表面接触到具有圆滑面的锡球11(或称探针头)表面，该圆滑状的球面不致破坏待测物2的锡球表面，当集成电路于B.G.A.封装模式生产时不致出现空焊、冷焊等现象而降低良好率，更不会因锡球表面被刺破而致集成电路封装后产生短路现象，且因测试基座1上的待测物2至机板体4间的距离缩短、致待测物2的集成电路元件受测时其讯号无杂讯产生或传输的讯号衰弱，并可降低检测时受电磁干扰等现象，从而达成一具有准确、快速、提升集成电路封装良好率等功效的基台构造。
需说明的是，以上所述的仅为本发明的一较佳具体实施例，若依本发明的构思所作的改变或修饰，则均应落在本发明的保护范围内。
权利要求
1.一种集成电路测试基台结构改进，主要是由一贯通设有多个座孔(10)的测试基座(1)、按对应数量设有的弹簧(12)、锡脚(13)等所组成，其特征在于，前述弹簧(12)及锡球(11)是依序套设入前述测试基座(1)的座孔(10)内，再于其下侧方以锡焊接于机板体(4)而形成锡脚(13)，锡脚(13)、弹簧(12)、及锡球(11)等构件与机板体(4)的电路铜轨接设时可导通电源讯号，并封闭弹簧(12)及锡球(11)而不致脱落，藉弹簧(12)的弹性使其上的锡球(11)呈弹性状接触待测物底部锡焊点，此时即形成一可快速、准确、且提升集成电路封装良好率的测试基台构造。
2.如权利要求1所述的集成电路测试基台结构改进，其特征在于，前述测试基座(1)内的锡球(11)，可依待测物底部锡脚(13)为较平整面时而设置。
3.如权利要求1所述的集成电路测试基台结构改进，其特征在于，前述测试基座(1)内的锡球(11)，可依待测物底部锡脚(13)如为凸出球状时而不设置。
全文摘要
一种集成电路测试基台结构改进，其主要是由一贯通设有多个座孔的测试基座、按对应数量设有的弹簧、锡球等所组成，其中前述弹簧及锡球是依序套设入测试基座的座孔内，再于其下侧方以锡焊接于机板体而形成锡脚，锡脚、弹簧、及锡球等构件与机板体的电路铜轨接设时可导通电源讯号，并封闭弹簧及锡球而不脱落，藉弹簧的弹性使其上的锡球呈弹性接触待测物底部锡点，此时即形成一可快速、准确、且提升集成电路封装良好率的测试基台构造。测试基座内的锡球是否设置视待测物底部锡脚的表面形状而定。检测封装的待测物时，其底部焊设的锡球表面未被破坏，避免受测后的集成电路封装生产时出现空焊、冷焊、短路等现象而降低良好率，且因测试基座上的受测物至机板体间的距离缩短，减少各种干扰，从而能降低测得待测物的数值误差。
文档编号H01L21/66GK1421911SQ0114006
公开日2003年6月4日 申请日期2001年11月23日 优先权日2001年11月23日
发明者蔡炳根 申请人:蔡炳根