专利名称：半导体集成电路及其静电耐压测试方法与装置的制作方法
技术领域：
作为一种静电耐压测试方法，例如，序列号为No.2000-111596(0015～0025，参见图1)的未经审查的日本专利出版物所公开的方法，已为人们所熟悉。以下，将参照图1给出这一方法的概要描述。图1是一个方框图，显示了一种传统的静电耐压测试装置10的示范性配置。
在上述的文档中，公开了一种静电测试装置，如图1中所示，该静电测试装置配有用于固定包括预定电路(测试中的产品)的电部件11的部件固定部分12；放电部分(放电枪)13，其位于与固定在部件固定部分12中的这个电部件(测试中的产品)11相反的位置处并通过施加高压被放电；以及测试部分14，用于在放电之后测试电部件(测试中的产品)11的电路是否正常，并被配置成可在将静电从放电部分(放电枪)13施加到电部件(测试中的产品)11同时将电部件(测试中的产品)11固定在部件固定部分12之后，在放电之后，由测试部分14执行在放电之后的电部件(测试中的产品)11的电路是否正常的测试；以及其中将向固定在部件固定部分12中的电部件(测试中的产品)11提供电能的电源(直流电源)15提供在部件固定部分12的上行(upstream)，将电源侧开关元件16放置在该电源(直流电源)15和电部件(测试中的产品)11之间，以及将测试部分侧开关元件17放置在测试部分14和电部件(测试中的产品)11之间，并且提供用于控制放电部分(放电枪)13的驱动和测试部分14的测试的控制部分18。
序列号为No.HEI 10-123212(参见图1)的未经审查的日本专利出版物中描述了一种涉及允许无接触管脚漏电电流测试的输入/输出电路的传统技术。
然而，利用序列号为No.2000-111596的未经审查的日本专利发表物中所公开的静电耐压测试方法，在静电放电之后，通过测试半导体集成电路的操作状态，来确定电路是否正常，但由于存在着即使操作正常也会出现某些类型的静电击穿的情况，所以使用这一公开的方法来检测出这样的小静电击穿的发生是不可能的。当小静电击穿的发生以漏电电流的形式表现时，小静电击穿的发生将导致增大的电流消耗，并能成为热生成的原因。因此，不可能使用序列号为2000-111596的未经审查的日本专利出版物中所公开的静电耐压测试方法充分地进行半导体集成电路测试。
发明内容
本发明的一个目的是，提供一种能够以高精度和低成本进行半导体集成电路测试的静电耐压测试方法与装置。
根据本发明的一个方面，在一种半导体集成电路静电耐压测试方法中，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将电能提供给该半导体集成电路的电源管脚或接地管脚而且另一种管脚接地的同时，为所有信号管脚测试管脚漏电电流；而且，在将该半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚都接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚，以及将数字信号提供给信号输入管脚的同时，通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。
根据本发明的另一个方面，在一种半导体集成电路静电耐压测试方法中，在将该半导体集成电路的电源管脚或接地管脚接地以及半导体集成电路配有专用漏电电流测试管脚的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚都接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到所述专用漏电电流测试管脚，将输入/输出电路设置成高阻抗模式并且测试管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。
根据本发明的又一个方面，在一种半导体集成电路静电耐压测试方法中，在半导体集成电路中，提供了一个或多个触发器，通过将多个允许无接触管脚漏电电流测试的输入/输出电路连接在一起，来形成专用漏电电流测试触发器链，其中，所述允许无接触管脚漏电电流测试的输入/输出电路并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路，以及在将该半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给该输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供给提供到输入/输出电路的专用漏电电流测试管脚，通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试该输入/输出电路的管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。
根据本发明的又一个方面，一种半导体集成电路静电耐压测试装置包括静电放电部分，用于，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上；第一漏电电流测试部分，用于，在将能量提供给半导体集成电路的电源管脚或接地管脚并且将另一种管脚接地的同时，测试所有信号管脚的管脚漏电电流；以及第二漏电电流测试部分，用于，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将能量提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚，和将数字信号提供给信号输入管脚的同时，通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。
根据本发明的又一个方面，一种半导体集成电路静电耐压测试装置包括半导体集成电路的输入/输出电路，其中，该输入/输出电路配有一个或多个触发器，用于形成专用漏电电流测试触发器链，并且并入了能够在不与外部接触的情况下，进行管脚漏电电流测试的专用电路；静电放电部分，用于，在将所述半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上；测试部分，用于，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到提供给输入/输出电路的专用漏电电流测试管脚上，并通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试管脚漏电电流；以及漏电电流测试部分，用于，将数字信号提供到专用漏电电流测试管脚，和通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。
根据本发明的又一个方面，在一种半导体集成电路中，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到提供给输入/输出电路的专用漏电电流测试管脚上，并提供一个或多个触发器，用于通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试输入/输出电路的管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流，通过将多个允许无接触管脚漏电电流测试的输入/输出电路连接在一起，来形成专用漏电电流测试触发器链，其中，所述输入/输出电路并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路，以及在内部电路中，经由选择器，将一个或多个扫描路径触发器链的数据输入端连接到专用漏电电流测试触发器链中的任意地方，或经由选择器，将多个专用漏电电流测试触发器链连接成一个专用漏电电流测试触发器链，以及经由选择器，将第一触发器链的最早的数据输入端连接到专用漏电电流测试触发器链中的任意地方，将数字信号提供到专用漏电电流测试管脚，设置内部电路的状态，以及执行内部电路电源漏电测试。
接下来，通过考察以下结合附图所进行的描述，本发明的上述与其它目的和特性将会变得更加明显，以下所进行的描述中，以举例的方式说明了一些实例，其中图1是一个方框图，显示了一种传统的静电耐压测试装置的示范性配置；图2是显示了一种传统的无接触管脚漏电电流测试电路的示范性配置的图；图3是一个方框图，显示了用于实现根据本发明的实施例1的静电耐压测试方法的装置的配置；
图4是一个方框图，显示了用于实现根据本发明的实施例2的静电耐压测试方法的装置的配置；图5是一个方框图，显示了用于实现根据本发明的实施例3的静电耐压测试方法的装置的配置；图6是显示了连接到图5的专用漏电电流测试管脚的允许管脚漏电电流测试的输入/输出电路的配置的图；图7是一个方框图，显示了用于实现根据本发明的实施例4的静电耐压测试方法的装置的配置；图8是一个方框图，显示了用于实现根据本发明的实施例5的静电耐压测试方法的装置的配置；图9是显示了图7和图8中所示的专用漏电电流测试管脚的配置以及连接到所述专用漏电电流测试管脚的允许无接触管脚漏电电流测试的输入/输出电路的配置的图；图10是显示了图9中所示的允许无接触管脚漏电电流测试的输入/输出电路的配置的图；图11是一个时序图，解释了使用图8中所示的专用漏电电流测试管脚的无接触管脚漏电电流测试；图12是一个方框图，显示了用于实现根据本发明的实施例6的静电耐压测试方法的装置的配置；图13是一个方框图，显示了用于实现根据本发明的实施例7的静电耐压测试方法的装置的配置；图14是一个方框图，显示了用于实现根据本发明的实施例7的静电耐压测试方法的装置的配置；图15是显示了图13和图14中所示的输入/输出电路的示范性配置的图；图16是显示了图13和图14中所示的输入/输出电路的示范性配置的图；图17是显示了图13和图14中所示的输入/输出电路的示范性配置的图；以及图18是一个时序图，解释了针对图13和图14中所示的两组专用漏电电流测试管脚进行选择的选择操作。
具体实施例方式
以下，将参照附图详细解释本发明的实施例。
(实施例1)图3是一个方框图，显示了用于实现根据本发明的实施例1的静电耐压测试方法的装置的配置。在图3中，将要测试的半导体集成电路(以下将其称为“IC”)100配有输入管脚IN、输入/输出管脚I/O、输出管脚OUT、IC输入单元、输出单元、输入/输出单元电源管脚VDD和接地管脚VSS、以及内部电路电源管脚VDDI和接地管脚VSSI。
静电耐压测试装置101包括静电放电装置102、漏电电流测试装置103和104、以及图形生成器105。经由多个开关111，将静电放电装置102连接到上述的管脚。经由开关112，将电源管脚VDD连接到电源装置106。分别经由开关113和开关114，将接地管脚VSS和接地管脚VSSI接地(连接到地)。
经由开关115，将漏电电流测试装置104连接到电源管脚VDDI。另一方面，经由多个开关116将漏电电流测试装置103连接到输入管脚IN、输入/输出管脚I/O、以及输出管脚OUT。经由多个开关117将图形生成器105连接到输入管脚IN和在输入模式中的输入/输出管脚I/O。
利用以上的配置，使用以下的流程，来进行IC 100的静电耐压测试。首先，在关闭开关113和开关114之一，并且将接地管脚VSS和VSSI之一接地的情况下，或者在关闭开关113和开关114的另一方，并且将接地管脚VSS和VSSI的另一方接地的情况下，通过顺序地关闭开关111，来从静电放电装置102将任意电压的静电施加到IC 100的所有管脚或所希望的管脚上。
接下来，在关闭开关112和将电源管脚VDD连接到电源装置106，以及关闭开关113和开关114，并且将接地管脚VSS和VSSI接地的情况下，顺序地关闭多个开关116。通过这一方法，使用漏电电流测试装置103，来为所有输入管脚IN、输出管脚OUT、以及输入/输出管脚I/O，测试漏电电流的存在或不存在是可能的。
同样，关闭开关112和将电源管脚VDD连接到电源装置106，关闭开关113和将接地管脚VSS接地，以及关闭开关114和将接地管脚VSSI接地。另外，还关闭开关115和将电源管脚VDDI连接到漏电电流测试装置104。在这一状态下，关闭多个开关117，从图形生成器105将数字信号施加到输入管脚IN上，并施加到被设置为其输入模式的输入/输出管脚I/O上，以及将内部电路设置为任意状态。通过这一方法，使用漏电电流测试装置104，来测试内部电路的电源漏电电流的存在或不存在是可能的。
当可以按这一方式施加静电和进行管脚漏电电流测试和电源漏电电流测试时，能够提高测试精度。同样，当可以连续地进行静电施加和漏电电流测试时，可以使静电耐压测试更加合理化。然而，对于某些输出管脚OUT和某些输出模式的输入/输出管脚I/O，管脚漏电电流测试的精度可能偏低。
(实施例2)图4是一个方框图，显示用于实现根据本发明的实施例2的静电耐压测试方法的装置的配置。在图4中，向那些与图3中的配置元件相同或等价的配置元件赋予与图3中的代码相同的代码。此处所给出的描述将集中在与实施例2相关的部件上。
如图4中所示，在实施例2中，IC 100的电源和接地连接配置与实施例1中的配置相反。即分别经由开关201和202将电源管脚VDD和VDDI接地(连接于地)，经由开关203，将接地管脚VSS连接到电源装置106，并经由开关204，将接地管脚VSSI连接到漏电电流测试装置104。
相对IC 100的静电耐压测试装置101的连接与实施例1中的连接类似。即对于实施例2，可以使用与实施例1中相同类型的流程，来进行静电耐压测试，并且能够获得同类效果。
(实施例3)图5是一个方框图，显示了用于实现根据本发明的实施例3的静电耐压测试方法的装置的配置。在图5中，向那些与图3中的配置元件相同或等价的配置元件赋予与图3中的代码相同的代码。此处所给出的描述将集中在与实施例3相关的部件上。
在图5中，静电耐压测试装置600包括静电放电装置102、漏电电流测试装置103和104、图形生成器105、以及输入/输出电路601，该输入/输出电路601是安装在测试目标IC 100上的专用漏电电流测试电路。
输入/输出电路601拥有与其相连的专用漏电电流测试管脚603，并且包括多个连接到IC 100的内部电路的允许管脚漏电电流测试的输入/输出电路等(参见图6)。经由开关604，将专用漏电电流测试管脚603连接到图形生成器105。
现在，将描述使用如上所配置的静电耐压测试装置600来执行IC 100的静电耐压测试的方法。
在图5中，首先，在关闭开关113和开关114之一，并且将接地管脚VSS和VSSI之一接地的情况下，或者在关闭开关113和开关114的另一方，并且将接地管脚VSS和VSSI的另一方接地的情况下，通过顺序地关闭多个开关111，来从静电放电装置102将任意电压的静电施加到IC 100的除专用漏电电流测试管脚603之外的所有管脚或所希望的管脚。
接下来，关闭开关112和将电源管脚VDD连接到电源装置106，以及关闭开关113和开关114，并且将接地管脚VSS和VSSI接地。同样，关闭开关115和将电源管脚VDDI连接到漏电电流测试装置104，以及关闭开关604和将数字信号从图形生成器105施加到专用漏电电流测试管脚603上。在这一状态下，可以使用漏电电流测试装置103，来为除专用漏电电流测试管脚603之外的所有管脚，进行管脚漏电电流测试和电源漏电电流测试。
以下，将参照图6描述安装在IC 100上的输入/输出电路。图6是显示图5中所示的专用漏电电流测试管脚603的配置以及连接到专用漏电电流测试管脚603的管脚漏电电流测试的输入/输出电路的配置的图。
在图6中，当将专用漏电电流测试管脚603的数字信号设置成高电平(1)时，经由缓冲器将信号传输到每一输入/输出电路，将每一输入/输出电路的管脚设置成高阻抗模式，以及将输入到内部电路501的信号设置为低电平(0)。因此，可以提高除专用漏电电流测试管脚603之外的所有管脚的漏电电流测试精度。
(实施例4)图7是一个方框图，显示了用于实现根据本发明的实施例4的静电耐压测试方法的装置的配置。在图7中，向那些与图6中的配置元件相同或等价的配置元件赋予与图6中的代码相同的代码。此处所给出的描述将集中在与实施例4相关的部件上。
如图7中所示，在实施例4中，IC 100的电源和接地连接配置与实施例3中的配置相反。也就是说，分别经由开关201和202将电源管脚VDD和VDDI接地(连接于地)，经由开关203，将接地管脚VSS连接到电源装置106，并经由开关204，将接地管脚VSSI连接到漏电电流测试装置104。
相对IC 100的静电耐压测试装置600的连接与实施例3中的连接类似。也就是说，对于实施例4，可以使用与实施例3中相同类型的流程，进行静电耐压测试，并且能够获得同类效果。
(实施例5)图8是一个方框图，显示了用于实现根据本发明的实施例5的静电耐压测试方法的装置的配置。在图8中，向那些与图3中的配置元件相同或等价的配置元件赋予与图3中的代码相同的代码。此处所给出的描述将集中在与实施例5相关的部件上。
在图8中，静电耐压测试装置300包括静电放电装置102、取代漏电电流测试装置104的漏电电流测试装置301、添加的漏电电流测试装置302、以及输入/输出电路303，该输入/输出电路303是安装在测试目标IC 100上的专用漏电电流测试电路。
经由缓冲器将输入/输出电路303连接到专用漏电电流测试管脚304，并且该输入/输出电路303包括连接到IC 100的内部电路的无接触管脚漏电电流测试输入/输出电路等(参见图9和图10)。经由多个开关305，将专用漏电电流测试管脚304连接到逻辑测试装置302。
此处，稍后将描述将专用漏电电流测试管脚304连接到其的无接触管脚漏电电流测试输入/输出电路等。现在，将描述使用如上所配置的静电耐压测试装置300来执行IC 100的静电耐压测试的方法。
在图8中，首先，在关闭开关113和开关114之一，并且将接地管脚VSS和VSSI之一接地的情况下，或者在关闭开关113和开关114的另一方，并且将接地管脚VSS和VSSI的另一方接地的情况下，通过顺序地关闭多个开关111，来从静电放电装置102将任意电压的静电施加到IC 100的除专用漏电电流测试管脚304之外的所有管脚或所希望的管脚上。
接下来，关闭开关112和将电源管脚VDD连接到电源装置106，关闭开关113和将接地管脚VSS接地，以及关闭开关114和将接地管脚VSSI接地。同样，关闭开关115和将电源管脚VDDI连接到漏电电流测试装置301。在这一状态下，关闭多个开关305和从逻辑测试装置302将数字信号施加到专用漏电电流测试管脚304上，并且对从专用漏电电流测试管脚304输出的数字信号的逻辑进行测试。使用这一方法，执行管脚漏电电流测试。从逻辑测试装置302将数字信号施加到专用漏电电流测试管脚304，并且使用漏电电流测试装置301进行电源漏电电流测试，也是可能的。
以下，将参照图9和图10描述安装在IC 100上的输入/输出电路303。图9是显示了图8中所示的专用漏电电流测试管脚的配置以及连接到该专用漏电电流测试管脚的允许无接触管脚漏电电流测试的输入/输出电路的配置的图，以及图10是显示了图9中所示的允许无接触管脚漏电电流测试的输入/输出电路的配置的图。
关于允许无接触管脚漏电电流测试的输入/输出电路，例如序号为No.HEI 10-123212的未经审查的日本专利出版物中所公开的电路，是为人们所熟悉的。图2是显示了一种传统的无接触管脚漏电电流测试电路的示范性配置的图。
在这一传统技术的实例中，每一输入/输出电路拥有两个触发器，并且通过使用多个具有不同并行配置的驱动能力的测试驱动器，来在无键盘接触(pad contact)的情况下进行管脚漏电测试，以及通过使用以上所述的链配置中安置的触发器读到一个外部目标，来进行漏电电流测试。
在图9中，在输入/输出电路303中，以环的形式，安置了多个允许无接触管脚漏电电流测试的输入/输出电路402，其中经由缓冲器将专用漏电电流测试管脚304连接到该允许无接触管脚漏电电流测试的输入/输出电路402，并且还提供了一条扫描路径403。
专用漏电电流测试管脚304包括5个管脚TM(测试模式)管脚、OC(输出控制)管脚、CK(时钟)管脚、DI(数据输入)管脚、以及DO(数据输出)管脚。
将TM、OC、以及CK管脚连接到允许无接触管脚漏电电流测试的IO单元402的同名的管脚。将DI管脚连接到最近的允许无接触管脚漏电电流测试的IO单元402的SI管脚上，以及将DO管脚连接到另一个无接触管脚漏电电流测试的输入/输出单元的SO管脚上。
扫描路径403包括根据TM管脚的信号电平将输入管脚A或B连接到输出管脚Y的选择器431和433、将选择器431的输出取作数据输入和将选择器433的输出取作时钟输入的触发器432、以及多个类似的选择器和触发器。
如图10中所示，允许无接触管脚漏电电流测试的输入/输出电路402配置有专用漏电电流测试触发器506、选择器503、505、507和509、输出缓冲器504、以及输入缓冲器508，它们均位于内部电路501和键盘502之间。
经由选择器509，将施加到图10中的SI管脚的信号输入到专用漏电电流测试触发器506，并且从专用漏电电流测试触发器506将所述信号输出到SO管脚。因此，通过顺序地连接每一允许无接触管脚漏电电流测试的输入/输出电路402的SI管脚和SO管脚，来形成用于提供从DI管脚到DO管脚的联接的专用漏电电流测试触发器链。通过这一方法，使用输入/输出电路303，测试漏电电流的存在或不存在是可能的，甚至是在键盘502不从外部与管脚接触的情况下。
同样，当扫描路径403是由多个扫描路径触发器链构成的时，经由与选择器431相同类型的选择器，将每一触发器链的开始处的触发器的数据输入连接到专用漏电电流测试触发器链中的任意位置。也按与使用选择器433相同的方式来执行扫描路径触发器链时钟信号切换。作为一种不同的方法，经由选择器，将多个扫描路径触发器链连接成一个链，以及将第一触发器链开始处的触发器的数据输入端连接到上述的用于经由选择器431提供从DI管脚到DO管脚的联接的专用漏电电流测试触发器链中的任意位置上。同样，通过经由选择器433将每一扫描路径触发器链的时钟连接到专用漏电电流测试管脚CK上，甚至是在键盘502不从外部与管脚接触的情况下，任意地设置内部电路501的状态，以及执行内部电路501的电源漏电电流测试，也是可能的。
接下来，将参照图8至图11来描述通过键盘502进行无接触管脚漏电电流测试的内容。图11是一个时序图，解释了使用图8中所示的专用漏电电流测试管脚的无接触管脚漏电电流测试。
在图8至图11中，首先将TM管脚的输出设置为H电平，即设置测试模式。根据这一方法，选择器503、505、以及507执行选择。也就是说，在选择器503的情况下，将内部电路501LC管脚输出输入到一个输入管脚A，并且将OC管脚输出输入到另一个输入管脚B，但当将H电平输入到S管脚时，选择OC管脚的输出，并将其发送到输出缓冲器504的控制侧。
同样，在选择器505的情况下，将内部电路501LO管脚输出输入到一个输入管脚A，以及将专用漏电电流测试触发器506的输出输入到另一个输入管脚B，但是当将H电平输入到S管脚时，选择专用漏电电流测试触发器506的输出，并将其发送到输出缓冲器504的输入侧。
而且，在选择器507的情况下，将输入缓冲器508的输出输入到一个输入管脚A，并且将专用漏电电流测试触发器506的输出输入到另一个输入管脚B，但当将H电平输入到S管脚时，选择专用漏电电流测试触发器506的输出，并将其发送到内部电路501的LI管脚。将输出缓冲器504的输出侧和输入缓冲器508的输入侧均连接于键盘502。
接下来，从DI管脚输入数据。从SI管脚将输入数据发送到选择器509的一个输入侧A。将输入缓冲器508的输出发送到选择器509的另一个输入侧B。当OC管脚的输出处于L电平时，选择器509从SI管脚将数据发送到专用漏电电流测试触发器506。使用专用漏电电流测试触发器506，通过来自CK管脚的时钟，来执行捕获，并将输出，数据，设置成H电平。
根据这一方法，将上述的触发器506的输出发送到输出缓冲器504。当输出缓冲器504处于输出模式时，键盘502的电压Vpad变成H电平。另外，选择器507将上述的触发器506的输出发送到内部电路501的LI管脚。
接下来，将OC管脚的输出从L电平改变成H电平。因此，选择器503的输出管脚Y变成H电平，并将输出缓冲器504从输出模式改变成高阻抗模式(Hi-Z)，使得如果在L电平侧上存在漏电电流，则键盘502的电压Vpad从H电平变成L电平。与漏电电流成比例地确定改变的程度。因此，如果不存在漏电电流，则输入缓冲器508的输出In保持H电平，或如果存在漏电电流，则输入缓冲器508的输出In立即改变到L电平。
当选择器509已经选择了输入缓冲器508的输出，并且正在将这一输出发送到专用漏电电流测试触发器506时，在适当的定时，将CK管脚的输出从L电平改变到H电平，并在触发器506中捕获输入缓冲器的输出In。然后，通过移位操作，来执行从SO管脚到DO管脚的输出，并读取触发器506的信号。根据这一方法，在允许无接触管脚漏电电流测试的输入/输出电路402中，确定是否存在L电平侧管脚漏电电流是可能的。
按与上述的相同的方法，通过将触发器506的输出数据设置成L电平，来确定是否存在H电平侧管脚漏电电流是可能的。如果在多个成阵列的允许无接触管脚漏电电流测试的输入/输出电路402中的每一个允许无接触管脚漏电电流测试的输入/输出电路402中执行上述的操作，则可以为除专用漏电电流测试管脚、电源管脚、以及接地管脚之外的所有IC 100管脚执行测试。
在实施例5中，将专用漏电电流测试管脚304和IO单元部分，添加到一个IC中，其中所述IO单元部分配置有形成专用漏电电流测试触发器链的允许无接触管脚漏电电流测试的输入/输出电路，以及可以在不从外部与管脚接触的情况下，来执行管脚漏电电流测试和电源漏电电流测试，与实施例1至4相比，使漏电电流测试所需的管脚的数目大大地减少。换句话说，尽管实施例1至4适合于针对相对小规模IC的静电耐压测试，但当管脚的数目增多或电路规模较大时，实施例5极为有效。
(实施例6)图12是一个方框图，显示用于实现根据本发明的实施例6的静电耐压测试方法的装置的配置。在图12中，向那些与图8中的配置元件相同或等价的配置元件赋予与图8中的代码相同的代码。此处所给出的描述将集中在与实施例6相关的部件上。
如图12中所示，在实施例6中，IC 100的电源和接地连接配置与实施例5中的配置相反。也就是说，分别经由开关201和202将电源管脚VDD和VDDI接地(连接于地)，经由开关203，将接地管脚VSS连接到电源装置106，并经由开关204，将接地管脚VSSI连接到漏电电流测试装置301。
相对于IC 100的静电耐压测试装置300的连接与实施例5中的连接类似。也就是说，对于实施例6，可以使用与实施例5中相同类型的流程，来进行静电耐压测试，并且能够获得同类效果。
(实施例7)图13和图14是方框图，显示了用于实现根据本发明的实施例7的静电耐压测试方法的装置的配置。在图13和图14中，向那些与图8中的配置元件相同或等价的配置元件赋予与图8中的代码相同的代码。此处所给出的描述将集中在与实施例7相关的部件上。
在本发明的实施例7中，作为实施例5的一个应用实例，显示了一个示范性配置，其中，为两个IC并行地进行静电耐压测试。也就是说，在图13和图14中，输入/输出电路801配置有专用漏电电流测试管脚(1)803和专用漏电电流测试管脚(2)902，以便能够在两个IC 802和901上并行地进行静电耐压测试。
在图13中，经由多个开关305将管脚803连接到逻辑测试装置302。在图14中，经由多个开关305将管脚902连接到逻辑测试装置302。
专用漏电电流测试管脚(1)803包括TM1(测试模式1)管脚、OC1(输出控制)管脚、DI1(数据输入1)管脚、DO1(数据输出1)管脚、CK(时钟)管脚、以及TS1(测试选择1)管脚。
专用漏电电流测试管脚(2)902包括TM2(测试模式2)管脚、OC2(输出控制)管脚、DI2(数据输入2)管脚、DO2(数据输出2)管脚、CK(时钟)管脚、以及TS2(测试选择2)管脚。
基本上讲，与实施例5中所描述的输入/输出电路303的情况一样，将这些专用漏电电流测试管脚连接到形成专用漏电电流测试触发器链的允许无接触管脚漏电电流测试的IO单元，但如图15至图18中所示，可以针对应用将它们进行转换(此处，稍后将对此加以描述)。
图13显示了这样一种情况其中，使用专用漏电电流测试管脚(1)803，来对一个IC 802进行漏电电流测试。也就是说，在图13中，在关闭开关113和开关114之一，并且将IC 802的接地管脚VSS和VSSI之一接地(连接到地)的情况下，关闭多个开关111，和从静电放电装置102将任意电压的静电施加到IC 802的除专用漏电电流测试管脚(1)803之外的所有管脚或所希望的管脚上。不向专用漏电电流测试管脚(1)803施加静电的理由是为了防止通过静电击穿进行漏电电流测试时不可能进行控制。
接下来，关闭开关112和将电源管脚VDD连接到IC 802的电源装置106，关闭开关113和将IC 802的接地管脚VSS接地，以及关闭开关114和将IC 802的接地管脚VSSI接地。另外，关闭开关115和将IC 802的电源管脚VDDI连接到漏电电流测试装置301。在这一状态下，关闭多个开关305和从逻辑测试装置302将数字信号施加到专用漏电电流测试管脚(1)，并且对从专用漏电电流测试管脚(1)输出的数字信号的逻辑进行测试。根据这一方法，可以为IC 802进行管脚漏电电流测试和电源漏电电流测试。
图14显示了这样一种情况其中，使用专用漏电电流测试管脚(2)902，来对一个IC 901进行漏电电流测试。也就是说，在图14中，在关闭开关113和开关114之一，并且将IC 901的接地管脚VSS和VSSI之一接地(连接到地)的情况下，关闭多个开关111，和从静电放电装置102将任意电压的静电施加到IC 901的除专用漏电电流测试管脚(2)902之外的所有管脚或所希望的管脚上。
接下来，关闭开关112和将电源管脚VDD连接到IC 901的电源装置106，关闭开关113和将IC 901的接地管脚VSS接地，以及关闭开关114和将IC 901的接地管脚VSSI接地。另外，关闭开关115和将IC 901的电源管脚VDDI连接到漏电电流测试装置301。在这一状态下，关闭多个开关305和从逻辑测试装置302将数字信号施加到专用漏电电流测试管脚(2)902，并且对从专用漏电电流测试管脚(2)输出的数字信号的逻辑进行测试。根据这一方法，可以为IC 901进行管脚漏电电流测试和电源漏电电流测试。
将参照图15至图18来描述输入/输出电路801的示范性配置和选择操作。图15至图17是显示了图13和图14中所示的输入/输出电路的示范性配置的图。图18是一个时序图，解释了对图13和图14中所示的两组专用漏电电流测试管脚进行选择的选择操作。
在图15中，无接触管脚漏电电流测试单元1001配置有图10中所示的无接触管脚漏电电流测试单元402中的接地的选择器503和505的输入侧A、以及插入在选择器503和输出缓冲器504之间的OR电路。
连接到CK1管脚和TS1管脚的无接触管脚漏电电流测试单元1001，将AND电路1020的输出(B)连接到上述的OR电路上。连接到CK2管脚和TS2管脚的无接触管脚漏电电流测试单元1001，将AND电路1016的输出(A)连接到上述的OR电路上。
连接到TM1管脚、OC1管脚、以及DI1管脚的无接触管脚漏电电流测试单元1101，将AND电路1017的输出连接到上述的OR电路。连接到TM2管脚、OC2管脚、以及DI2管脚的无接触管脚漏电电流测试单元1101，将AND电路1018的输出连接到上述的OR电路。
连接于图16和图17中所示的DO1和DO2管脚的无接触管脚漏电电流测试单元1102，配置有图10中所示的无接触管脚漏电电流测试单元402中的接地的选择器503的输入侧A以及插入在选择器505和输出缓冲器504之间的选择器电路。
将选择器503的输出连接到上述的AND电路的一个输入侧，以及将AND电路1017的输出连接到上述的AND电路的另一输入侧。将选择器505的输出连接到上述的选择器电路的输入侧A，将DO连接到上述的选择器电路的输入侧B，将AND电路1017的输出连接到上述的选择器电路的输入侧S，以及将上述的选择器电路的输出Y连接到输出缓冲器504的输入侧。
连接于DO2管脚的无接触管脚漏电电流测试单元1102，拥有与上述的连接到DO1管脚的无接触管脚漏电电流测试单元1102相同的配置，但也有不同的地方，不同之处在于连接到选择器输入侧S和AND电路的一个输入侧的信号为AND电路1018的输出。
经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(1)803的CK1管脚连接到OR电路1002的一个输入侧以及AND电路1003的一个输入侧。经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(2)902的CK2管脚连接到OR电路1004的一个输入侧以及AND电路1005的一个输入侧。
经由EXOR电路1006，将OR电路1002的输出侧和OR电路1004的输出侧连接到8个触发器1007至1014的时钟侧。将电源重置电路1015连接到8个触发器1007至1014的重置侧R。在8个触发器1007至1014之中，将4个触发器1007至1010以菊花链的形式连接起来，以及将4个触发器1011至1014以菊花链的形式连接起来。
在以菊花链的形式连接起来的触发器1007至1010的情况下，经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(1)803的TS1管脚连接到第一级触发器1007的数据输入侧D。然后，经由AND电路1016，分别将每一级的输出侧连接到AND电路1017、AND电路1018、以及OR电路1019的一个输入侧，并还将它们连接到OR电路1004的另一输入侧。
在以菊花链的形式连接起来的触发器1011～1014的情况下，经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(2)902的TS2管脚连接到第一级触发器1011的数据输入侧D。然后，经由AND电路1020，分别将每一级的输出侧连接到AND电路1017、AND电路1018、以及OR电路1019的另一个输入侧，并还将它们连接到OR电路1002的另一输入侧。
将AND电路1017的输出侧连接到AND电路1003的另一输入侧，并还将其连接到AND电路1021的一个输入侧。将AND电路1018的输出侧连接到AND电路1005的另一输入侧，并还将其连接到AND电路1022的一个输入侧。将OR电路1019的输出侧连接到AND电路1023和1024的一个输入侧。
经由OR电路1025将AND电路1003和1005的输出侧连接到AND电路1023的另一个输入侧。根据这一方法，将信号CK从AND电路1023的输出侧输出到无接触管脚漏电电流测试单元1001中的触发器。
经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(1)803的TM1管脚、OCI管脚、以及DI1管脚连接到AND电路1021的另一个输入侧。经由无接触管脚漏电电流测试单元1001的缓冲器将专用漏电电流测试管脚(2)902的TM2管脚、OC2管脚、以及DI2管脚连接到AND电路1022的另一个输入侧。
经由OR电路1026将AND电路1021和1022的输出侧连接到AND电路1024的另一个输入侧。根据这一方法，将信号TM、OC、以及DI从AND电路1024的输出侧输出到无接触管脚漏电电流测试单元1001中的内部。
使用以上的配置，针对两组专用漏电电流测试管脚执行如下选择操作。当加电时，电源重置电路1015执行电源重置，以及触发器1007至1014全部的输出变为L电平。AND电路1016的输出(A)和AND电路1020的输出(B)变为L电平状态。
使用经由EXOR电路1006所提供的时钟信号，由4级触发器1007至1010对TS1信号取样，以及由4级触发器1011至1014对TS2信号取样。
如图18中所示，当使用CK1对TS1信号取样，以及连接到TS1的4级触发器1007至1010的输出电平变为H、L、H、L时，AND电路1016的输出(A)从L电平变为H电平，并且CK2被切断。即，仅仅使能CK1。
尽管TS2处于高阻抗状态(Hi-Z)，但由于在L电平或H电平附近，TS2通常是稳定的，所以AND电路1020的输出(B)极可能将维持L电平。如果在这一状态下将CK1固定在L电平，则TS2、CK2、TM2、OC2、DI2、以及DO2成为正常管脚。
接下来，当使用CK2对TS1信号取样时，当AND电路1016的输出(A)和AND电路1020的输出(B)处于L电平状态，以及连接到TS2的4级触发器1011至1014的输出电平变为H、L、H、L时，AND电路1020的输出(B)从L电平变为H电平，并且CK1被切断。即，仅仅使能CK2。
尽管TS1处于高阻抗状态(Hi-Z)，但由于在L电平或H电平附近，TS1通常是稳定的，所以AND电路1016的输出(A)极可能将维持L电平。如果在这一状态下将CK2固定在L电平，则TS1、CK1、TM1、OC1、DI1、以及DO1成为正常管脚。
在以上的操作中，如果由于偶然故障AND电路1016的输出(A)和AND电路1020的输出(B)均变为H电平，则CK1和CK2被切断，而且漏电电流测试将失控。因此，通过重新加电重置上述的触发器，并重新执行上述的操作。
因此，提供了两组专用漏电电流测试管脚，并可以分别使用专用漏电电流测试管脚(1)803和专用漏电电流测试管脚(2)902来为独立的IC的所有管脚，进行静电耐压测试。
尽管图中未加以显示，但不言而喻(如相对实施例1的实施例2、相对于实施例3的实施例4、以及相对于实施例5的实施例6那样)，同样相对于实施例7，也可以实现类似的测试方法，其中，将电源管脚VDD和VDDI接地，将接地管脚VSS连接到电源装置106，以及将漏电电流测试装置301连接到接地管脚VSSI。
根据本发明的半导体集成电路及其静电耐压测试方法与装置，能够以高精度和低成本进行半导体集成电路的静电耐压测试，并且适用于将静电施加到半导体集成电路的静电耐压测试和针对电击穿事件的测试。
本发明不局限于上述的实施例，并且在不背离本发明的范围的情况下，可以对本发明加以各种修改和变更。
本申请基于2003年7月8日提出的序号为No.2003-272094的日本专利申请，特将其全部内容引入此处，以作参考。
权利要求
1.一种半导体集成电路静电耐压测试方法，其中，在将半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚上，在此之后，在将电能提供给所述半导体集成电路的电源管脚和接地管脚中的一种管脚而且另一种管脚接地的状态下，为所有信号管脚执行管脚漏电电流测试，以及，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并且将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚和将一个或多个数字信号提供到一个或多个信号输入管脚的状态下，通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来执行电源漏电电流测试。
2.一种半导体集成电路静电耐压测试方法，其中半导体集成电路配有一个或多个专用漏电电流测试管脚，以及在将所述半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚上，在此之后，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并且将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚的状态下，将一个或多个数字信号提供到所述专用漏电电流测试管脚，将所述输入/输出电路设置成高阻抗模式和执行管脚漏电电流测试，将连接到所述内部电路的输入信号控制为低电平或高电平，以及通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来执行电源漏电电流测试。
3.根据权利要求2所述的半导体集成电路静电耐压测试方法，其中，在所述输入/输出电路中，提供了两组所述专用漏电电流测试管脚，以及通过向所述两组专用漏电电流测试管脚中的一组管脚提供一个或多个数字信号和通过测试从所述专用漏电电流测试管脚输出的数字信号的逻辑，就能够为两个半导体集成电路，来进行独立的静电耐压测试。
4.一种半导体集成电路静电耐压测试方法，其中半导体集成电路配有一个或多个触发器，通过将多个无接触管脚漏电电流测试的输入/输出电路连接在一起，来形成专用漏电电流测试触发器链，其中所述无接触管脚漏电电流测试的输入/输出电路并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路；以及在将所述半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚上，在此之后，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并且将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚的状态下，将一个或多个数字信号提供给提供到所述输入/输出电路的一个或多个专用漏电电流测试管脚，以及通过测试从所述专用漏电电流测试管脚输出的一个或多个数字信号的逻辑，来为所述输入/输出电路执行管脚漏电电流测试，将连接到所述内部电路的输入信号控制到低电平或高电平，以及通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来执行电源漏电电流测试。
5.根据权利要求4所述的半导体集成电路静电耐压测试方法，其中，在所述输入/输出电路中，经由选择器，将一个或多个扫描路径触发器链的各个数据输入端连接到所述专用漏电电流测试触发器链中的任意地方，或经由选择器，将多个扫描路径触发器链连接成一个扫描路径触发器链，以及经由选择器，将最早的触发器链数据输入端连接到所述专用漏电电流测试触发器链中的任意地方，以及将数字信号提供到所述专用漏电电流测试管脚和设置所述内部电路的状态，从而使能内部电路电源漏电电流测试。
6.根据权利要求4所述的半导体集成电路静电耐压测试方法，其中，在所述输入/输出电路中，提供了两组所述专用漏电电流测试管脚，以及通过向所述两组专用漏电电流测试管脚中的一组管脚提供一个或多个数字信号和通过测试从所述专用漏电电流测试管脚输出的数字信号的逻辑，就能够为两个半导体集成电路，来进行独立的静电耐压测试。
7.一种半导体集成电路静电耐压测试装置，包括静电放电部分，用于，在将半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚；第一漏电电流测试部分，用于，在将电能提供给所述半导体集成电路的电源管脚和接地管脚中的一种管脚和将另一种管脚接地的状态下，来测试所有信号管脚的管脚漏电电流；第二漏电电流测试部分，用于，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并且将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚，以及将一个或多个数字信号提供给一个或多个信号输入管脚的状态下，通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来测试电源漏电电流。
8.一种半导体集成电路静电耐压测试装置，包括半导体集成电路的输入/输出电路，该输入/输出电路配有一个或多个触发器，用于形成专用漏电电流测试触发器链，并且并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路；静电放电部分，用于，在将所述半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚上；测试部分，用于，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，和将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚的状态下，将一个或多个数字信号提供给提供到所述输入/输出电路的一个或多个专用漏电电流测试管脚，以及通过测试从所述专用漏电电流测试管脚输出的数字信号的逻辑，来测试管脚漏电电流；以及漏电电流测试部分，用于，将数字信号提供给所述专用漏电电流测试管脚，并通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来测试电源漏电电流。
9.一种半导体集成电路，其中，在将所述半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚，在此之后，在将所述半导体集成电路的内部电路和输入/输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并将电能提供给所述输入/输出电路的电源管脚和接地管脚中的另一种管脚的状态下，将一个或多个数字信号提供给提供到所述输入/输出电路的一个或多个专用漏电电流测试管脚，并提供一个或多个触发器，以便用于通过测试从所述专用漏电电流测试管脚输出的数字信号的逻辑，来测试所述输入/输出电路的管脚漏电电流，将连接到所述内部电路的输入信号控制为低电平或高电平，以及使用所述内部电路的电源管脚和接地管脚中的另一种管脚来测试电源漏电电流，通过将多个允许无接触管脚漏电电流测试的输入/输出电路连接在一起，来形成专用漏电电流测试触发器链，其中，所述允许无接触管脚漏电电流测试的输入/输出电路并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路，而且在所述内部电路中，经由选择器，将一个或多个扫描路径触发器链的各个数据输入端连接到所述专用漏电电流测试触发器链中的任意地方，或经由选择器，将多个专用漏电电流测试触发器链连接成一个专用漏电电流测试触发器链，以及经由选择器，将触发器链的最早的数据输入端连接到所述专用漏电电流测试触发器链中的任意地方，将数字信号提供到所述专用漏电电流测试管脚，设置所述内部电路的状态，以及使能内部电路电源漏电测试。
10.根据权利要求9所述的半导体集成电路，其中，在所述输入/输出电路中，提供了两组所述专用漏电电流测试管脚，以及通过向所述两组专用漏电电流测试管脚中的一组管脚提供一个或多个数字信号，和通过测试从所述专用漏电电流测试管脚输出的数字信号的逻辑，能够为两个半导体集成电路，进行独立的静电耐压测试。
全文摘要
一种能够以高精度和低成本进行半导体集成电路测试的静电耐压测试方法。在这一方法中，在将半导体集成电路100的接地管脚VSS和VSSI之一接地的状态下，将静电从静电放电装置102施加到半导体集成电路100的所有管脚，在此之后，在将电源装置106连接到半导体集成电路100的电源管脚VDD，并将另一方接地的状态下，将漏电电流测试装置116连接于所有信号管脚，并测试管脚漏电电流，而且在将半导体集成电路100的内部电路的接地管脚VSSI接地和将漏电电流测试装置104连接到电源管脚VDDI的状态下，将提供数字信号的图形生成器105连接到信号输入管脚(IN，I/O)，并测试电源漏电电流。
文档编号H01L21/822GK1576868SQ20041006339
公开日2005年2月9日 申请日期2004年7月8日 优先权日2003年7月8日
发明者伊藤稔 申请人:松下电器产业株式会社